IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re U.S. Patent Application of)	
SHIMANUKI et al.)	•
OIPE Application Number: 10/091,302)	
APR 1 9 2002 Filed: March 6, 2002)	西
For: A MANUFACTURING METHOD OF A SEMICONDUCTOR DEVICE)	RECEIVE APR 22
SEMICONDUCTOR DEVICE)	R 22
Honorable Assistant Commissioner		NEW PER
for Patents Washington, D.C. 20231		280

REQUEST FOR PRIORITY UNDER 35 U.S.C. § 119 AND THE INTERNATIONAL CONVENTION

Sir:

In the matter of the above-captioned application for a United States patent, notice is hereby given that the Applicant claims the priority dates of May 11, 2001 and January 11, 2002, the respective filing dates of the corresponding Japanese patent applications 2001-142164 and 2002-004435.

The certified copies of corresponding Japanese patent applications 2001-142164 and 2002-004435 are being submitted herewith. Acknowledgment of receipt of the certified copies is respectfully requested in due course.

Respectfully submitted,

Stanley P. Fisher

Registration Number 24,344

JUAN CARLOS A. MARQUEZ Registration No. 34,072

REED SMITH LEP

3110 Fairview Park Drive Suite 1400 Falls Church, Virginia 22042 (703) 641-4200 April 18, 2002 APR 1 9 2002

APR 1 9 2002

FIN THE LINITED STATES PATENT AND TRADEMARK OFFICE

FRADENARY

In re U	J.S. Patent Application of)	
SHIMA	ANUKI et al.	·)	
Applica	ation Number: 10/091,302))	TECH
Filed: I	March 6, 2002)	RECEI APR 22 rechnology
	A MANUFACTURING METHOD OF A SEMICONDUCTOR DEVICE)	EIVEL 2002 22 2002 CENTER 2800
for Pat	able Assistant Commissioner tents ngton, D.C. 20231		6
Sir:	<u>LET</u>	<u>TER</u>	
	The below-identified communications are subn	nitted in the above-captioned applic	cation or proceeding:
	 (X) Priority Documents (2) (X) Request for Priority () Response to Missing Parts w/ signed Declaration 	() Assignment Document() Petition under 37 C.F() Check for \$	
⊠	The Commissioner is hereby authorized	to charge payment of any fees a	ssociated with this
	communication, including fees under 37 Deposit Account Number 08-1480. A du	C.F.R. § 1.16 and 1.17 or credit a	any overpayment to
	Sta	anley P. Fisher	
3110 Fai Suite 140	SMITH LLP. Irview Park Drive 00 urch, Virginia 22042	JUAN CARLOS A. MARQUEZ Registration No. 34,072	

April 18, 2002



日本国特許庁 JAPAN PATENT OFFICE

別紙深伊労書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2001年 5月11日

出 願 番 号 Application Number:

特願2001-142164

[ST.10/C]:

[JP2001-142164]

出 願 人
Applicant(s):

株式会社日立製作所 日立米沢電子株式会社 TECHNOLOGY CENTER 2800

2002年 3月19日

特許庁長官 Commissioner, Japan Patent Office



特2001-142164

【書類名】

特許願

【整理番号】

H01002661

【あて先】

特許庁長官殿

【国際特許分類】

H01L 23/28

【発明者】

【住所又は居所】

山形県米沢市大字花沢字八木橋東3の3274 日立米

沢電子株式会社内

【氏名】

鈴木 雅之

【発明者】

【住所又は居所】

山形県米沢市大字花沢字八木橋東3の3274 日立米

沢電子株式会社内

【氏名】

嶋貫 好彦

【特許出願人】

【識別番号】

000005108

【氏名又は名称】

株式会社日立製作所

【特許出願人】

【識別番号】

000233583

【氏名又は名称】

日立米沢電子株式会社

【代理人】

【識別番号】

100083552

【弁理士】

【氏名又は名称】

秋田 収喜

【電話番号】

03-3893-6221

【手数料の表示】

【予納台帳番号】

014579

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置の製造方法

【特許請求の範囲】

【請求項1】

導電性の平坦な基板を用意する工程と、

前記基板の主面の複数の所定箇所にそれぞれ半導体素子を固定する工程と、

前記各半導体素子の表面の各電極と前記各半導体素子の周囲の前記基板の所定 の区画部分をそれぞれ導電性のワイヤで電気的に接続する工程と、

前記基板の主面上に絶縁性の樹脂層を形成して前記各半導体素子及び前記各ワイヤを被う工程と、

前記基板を基板の裏面側から選択的に除去して少なくとも一部が外部電極端子となる電気的に独立した区画部分を複数形成する工程と、

前記樹脂層を選択的に除去して、前記各半導体素子と前記各半導体素子の周囲 に位置する複数の区画部分を含む領域ごとに個片化する工程とを有することを特 徴とする半導体装置の製造方法。

【請求項2】

前記基板の選択的除去として前記基板を分断する溝を基板に格子縞状に設けて 前記区画部分を形成することを特徴とする請求項1に記載の半導体装置の製造方 法。

【請求項3】

前記半導体素子が固定された基板領域の裏面にも前記溝が設けられていること を特徴とする請求項2に記載の半導体装置の製造方法。

【請求項4】

前記半導体素子を絶縁性の接着剤で前記基板に固定することを特徴とする請求 項1に記載の半導体装置の製造方法。

【請求項5】

前記基板を選択的に除去する工程において、前記各半導体素子が固定された領域の基板は除去しないことを特徴とする請求項1に記載の半導体装置の製造方法

【請求項6】

複数の前記半導体素子と複数の外部電極端子とを含む領域ごとに前記樹脂層を 分断して前記個片化を行うことを特徴とする請求項1に記載の半導体装置の製造 方法。

【請求項7】

前記基板の選択的除去をエッチングによる溶解で形成することを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項8】

前記基板の選択的除去をダイシングによる切断で形成することを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項9】

前記基板の選択的除去をレーザビーム照射による溶断で形成することを特徴と する請求項1に記載の半導体装置の製造方法。

【請求項10】

前記基板の主面に樹脂層を形成した後、前記樹脂層の表面に1枚のテープを張りつけ、その後に前記区画部分の形成及び前記個片化を行い、その後前記テープを剥離することを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項11】

前記個片化をダイシングによる切断で行うことを特徴とする請求項1 に記載の 半導体装置の製造方法。

【請求項12】

前記個片化をレーザビーム照射による溶断で行うことを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項13】

前記樹脂層をトランスファモールドによって形成することを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項14】

前記基板の主面において、前記半導体素子を固定する領域から外れた前記外部 電極端子となる領域と、前記半導体素子が固定される所定の区画部分を導電性の ワイヤで電気的に接続した後、前記ワイヤの一部を挟むようにして絶縁性接着剤 で前記半導体素子を基板に固定して前記半導体素子の下にも前記外部電極端子を 形成することを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項15】

前記ワイヤが接続される半導体素子の下の区画部分と、半導体素子の下の他の 区画部分を導電性のワイヤで接続することを特徴とする請求項14に記載の半導 体装置の製造方法。

【請求項16】

前記基板の選択的除去は前記樹脂層の表面に到達させることを特徴とする請求 項1に記載の半導体装置の製造方法。

【請求項17】

前記基板の選択的除去は前記半導体素子を前記基板に固定する接着剤を貫通し ないように形成することを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項18】

前記基板の主面が前記樹脂層に強固に接着されるように前記基板の主面に接着 強度促進加工を施すことを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項19】

前記外部電極端子を前記樹脂層の縁に沿って二列以上配列することを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項20】

前記基板を縦横に分断する交差箇所に貫通孔を設けておくことを特徴とする請 求項2に記載の半導体装置の製造方法。

【請求項21】

平坦な導電性の基板の一面に複数の溝を設けて相互に独立した区画部分を複数 形成して複数の区画部分によって単位基板部分を複数形成する工程と、

前記基板の前記溝が存在する面または前記溝が存在しない面の各単位基板部分の所定箇所にそれぞれ半導体素子を固定する工程と、

前記半導体素子の表面の各電極と、前記半導体素子が固定された単位基板部分 の所定の前記区画部分または前記区画部分の裏面領域を導電性のワイヤで電気的

に接続する工程と、

前記半導体素子及び前記ワイヤを接続した基板面の略全域に絶縁性の樹脂層を 形成して前記半導体素子及び前記ワイヤを被う工程と、

前記溝底の基板部分を除去して前記各区画部分を電気的に独立させ、少なくと も一部の区画部分は前記ワイヤが接続された領域とする外部電極端子を形成する 工程と、

前記樹脂層を選択的に除去して、前記単位基板部分ごとに個片化する工程とを有することを特徴とする半導体装置の製造方法。

【請求項22】

前記溝を前記基板面に格子縞状に設けて前記区画部分を形成することを特徴と する請求項21に記載の半導体装置の製造方法。

【請求項23】

前記半導体素子が固定された基板領域または前記半導体素子が固定された基板 領域の裏面領域にも前記溝が設けられていることを特徴とする請求項21に記載 の半導体装置の製造方法。

【請求項24】

前記半導体素子を絶縁性の接着剤で前記基板に固定することを特徴とする請求 項21に記載の半導体装置の製造方法。

【請求項25】

前記溝のパターンを選択形成して前記半導体素子を単一の前記区画部分に固定 することを特徴とする請求項21に記載の半導体装置の製造方法。

【請求項26】

前記溝が存在しない面に半導体素子を固定する半導体装置の製造方法において、前記半導体素子の周縁部分を支持する前記区画部分の基板の厚さに比較して前記半導体素子の中央側を支持する前記区画部分の基板の厚さを薄くなるように前記基板の裏面側を所定の厚さエッチング除去することを特徴とする請求項21に記載の半導体装置の製造方法。

【請求項27】

前記半導体素子の周縁部分を一部の前記区画部分で支持し、前記半導体素子の

中央側は前記区画部分が存在しないように前記各単位基板部分に貫通穴を形成することを特徴とする請求項21に記載の半導体装置の製造方法。

【請求項28】

前記溝底の除去は前記溝を選択して複数の前記各区画部分ごとに電気的に独立 させることを特徴とする請求項21に記載の半導体装置の製造方法。

【請求項29】

複数の前記半導体素子と複数の外部電極端子とを含む領域ごとに前記樹脂層を 分断して前記個片化を行うことを特徴とする請求項21に記載の半導体装置の製 造方法。

【請求項30】

前記区画部分の電気的独立化のための前記溝底の除去をエッチング、ダイシング及びレーザビーム照射のうちのいずれかの方法で行うことを特徴とする請求項21に記載の半導体装置の製造方法。

【請求項31】

前記溝が存在する面に半導体素子を固定する半導体装置の製造方法において、 前記区画部分の電気的独立化のための前記溝底の除去を前記溝が存在しない面を 一定の厚さ研磨することによって行うことを特徴とする請求項21に記載の半導 体装置の製造方法。

【請求項32】

前記基板の主面に樹脂層を形成した後、前記樹脂層の表面全域に1枚のテープを張りつけ、その後に前記区画部分の形成及び個片化を行い、その後前記テープを剥離することを特徴とする請求項21に記載の半導体装置の製造方法。

【請求項33】

前記個片化をダイシング、レーザビーム照射の方法で行うことを特徴とする請求項21に記載の半導体装置の製造方法。

【請求項34】

前記樹脂層をトランスファモールドによって形成することを特徴とする請求項 21に記載の半導体装置の製造方法。

【請求項35】

前記基板の半導体素子の固定面側において、前記半導体素子を固定する領域から外れた前記外部電極端子となる領域と、この外部電極端子に隣接しかつ前記半導体素子が固定される前記区画部分を導電性のワイヤまたは基板部分で結ぶようにして、前記半導体素子の下にも外部電極端子を形成することを特徴とする請求項21に記載の半導体装置の製造方法。

【請求項36】

前記溝底の除去時前記半導体素子の表面を除去しないように除去することを特 徴とする請求項21に記載の半導体装置の製造方法。

【請求項37】

前記基板の主面が前記樹脂層に強固に接着されるように前記基板の主面に接着 強度促進加工を施すことを特徴とする請求項21に記載の半導体装置の製造方法

【請求項38】

前記外部電極端子を前記樹脂層の縁に沿って二列以上配列することを特徴とする請求項21に記載の半導体装置の製造方法。

【請求項39】

前記基板を縦横に分断する交差箇所に貫通孔を設けておくことを特徴とする請求項21に記載の半導体装置の製造方法。

【請求項40】

前記半導体素子の一辺が前記溝に交差するように半導体素子を前記基板に固定 することを特徴とする請求項21に記載の半導体装置の製造方法。

【請求項41】

前記溝が存在しない面に前記半導体素子を固定する半導体装置の製造方法において、前記溝底の除去を溝幅よりも幅が広いダイシングブレードまたは溝幅より も幅が狭いダイシングブレードで切断除去することを特徴とする請求項21に記載の半導体装置の製造方法。

【請求項42】

前記溝が存在する面に前記半導体素子を固定する半導体装置の製造方法において、前記半導体素子が固定される領域の前記溝を充填物で埋め、その後前記半導

体素子を前記接着剤を用いて前記基板に固定し、前記半導体素子と前記基板との 間に空隙を発生させないことを特徴とする請求項21に記載の半導体装置の製造 方法。

【請求項43】

前記用意された平板な基板には、表裏面にそれぞれ対面して複数の溝が設けられていることを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項44】

前記基板を選択的に除去する工程において、前記基板の裏面側から前記対面する溝の底を除去して前記各区画部分を電気的に独立させることを特徴とする請求 項43に記載の半導体装置の製造方法。

【請求項45】

複数の単位基板部分を有しており、かつ前記複数の単位基板部分のそれぞれが 、矩形状のタブと、前記タブを介して繋がっており、かつそれぞれが複数のワイ ヤ接続領域を有する複数のリードによって構成されている導電性の基板を準備す る工程と、

前記基板の主面側の各タブ上に半導体素子を接着剤を介してそれぞれ固定する 工程と、

前記各半導体素子の表面の各電極と、前記リードの所定の前記ワイヤ接続領域 をそれぞれ導電性のワイヤで電気的に接続する工程と、

前記基板の主面上に絶縁性の樹脂層を形成して前記各半導体素子及び前記各ワイヤを被う工程と、

前記リードをリード幅全長に亘って選択的に除去して前記タブ、隣接する単位 基板部分のリード及び隣接するワイヤ接続領域と電気的に独立させて外部電極端 子を形成する工程と、

前記樹脂層を選択的に除去して、前記単位基板部分を含む単位基板領域ごとに個片化する工程とを有することを特徴とする半導体装置の製造方法。

【請求項46】

前記基板の主面に樹脂層を形成した後、前記樹脂層の表面全域に1枚のテープ を張りつけ、その後に前記リードの選択的除去及び前記個片化を行い、その後前 記テープを剥離することを特徴とする請求項45に記載の半導体装置の製造方法

【請求項47】

0

前記単位基板領域を前記基板に縦横に整列配置形成することを特徴とする請求 項45に記載の半導体装置の製造方法。

【請求項48】

前記半導体素子を前記タブと前記タブから延在するリードの一部に亘って接続 することを特徴とする請求項45に記載の半導体装置の製造方法。

【請求項49】

前記リードの途中を一段高く曲げて前記タブをリード面よりも一段高くし、高い前記タブ面に前記半導体素子を固定し、前記樹脂層形成時には前記タブの下面にも樹脂層を形成することを特徴とする請求項45に記載の半導体装置の製造方法。

【請求項50】

前記リードの選択的除去をエッチング、ダイシング及びレーザビーム照射のうちのいずれかの方法で行うことを特徴とする請求項45に記載の半導体装置の製造方法。

【請求項51】

前記個片化をダイシングによる切断で行うことを特徴とする請求項45に記載 の半導体装置の製造方法。

【請求項52】

前記樹脂層をトランスファモールドによって形成することを特徴とする請求項45に記載の半導体装置の製造方法。

【請求項53】

前記基板の前記半導体素子が固定されないタブ面を真空吸引してモールド型の 載置面に密着させてトランスファモールドを行うことを特徴とする請求項52に 記載の半導体装置の製造方法。

【請求項54】

前記リードの選択的除去は前記樹脂層の表層に到達させることを特徴とする請

求項45に記載の半導体装置の製造方法。

【請求項55】

前記外部電極端子を前記樹脂層の縁に沿って二列以上配列することを特徴とする請求項45に記載の半導体装置の製造方法。

【請求項56】

前記半導体素子が固定されないタブ面を所定厚さエッチングして前記リードよりも薄く形成し、前記樹脂層形成時には前記半導体素子が固定されないタブ面側にも樹脂層を形成させることを特徴とする請求項45に記載の半導体装置の製造方法。

【請求項57】

前記導電性の基板をパターニングする際、各単位基板領域の前記タブの隅方向 延長上の領域に前記基板枠や前記リードに直接または補助片を介して両端が連結 されかつその長さ方向に複数のワイヤ接続領域を有するコーナリードを複数形成 し、

前記コーナリードのワイヤ接続領域にも前記半導体素子の電極に接続されるワイヤを接続し、

リードの選択的除去時、前記コーナリードの各ワイヤ接続領域間の分断、前記 補助片の除去を行うことを特徴とする請求項45に記載の半導体装置の製造方法

【請求項58】

前記リードの選択的除去部分は前記基板の縦横に沿う各直線上に位置するよう に形成しダイシングによって除去することを特徴とする請求項45に記載の半導 体装置の製造方法。

【請求項59】

前記リードの選択的除去部分及び前記補助片は前記基板の縦横に沿う各直線上に位置するように形成しダイシングによって除去することを特徴とする請求項5 7に記載の半導体装置の製造方法。

【請求項60】

前記リードの選択的除去時前記半導体素子の表面を除去しないように除去する

ことを特徴とする請求項45に記載の半導体装置の製造方法。

【請求項61】

前記樹脂層に接着されて残留するリード部分と前記樹脂層との接着が強固になるように前記残留するリードの接着面に接着強度促進加工を施すことを特徴とする請求項45に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は金属基板を用いた樹脂封止型のLSI(大規模集積回路)等の半導体装置の製造方法に係わり、特に、SON(Small Outline Non-Leaded Package), QFN (Quad Flat Non-Leaded Package) のように、パッケージの側方に意図的に外部電極端子を突出させることなく実装面側に外部電極端子を露出させる半導体装置 (ノンリード型半導体装置) の製造に適用して有効な技術に関する。

[0002]

【従来の技術】

樹脂封止型半導体装置は、その製造においてリードフレームが使用される。リードフレームは、金属板を精密プレスによる打ち抜きやエッチングによって所望パターンに形成することによって製造される。リードフレームは半導体素子(半導体チップ)を固定するためのタブ,ダイパッド等と呼称される支持部や、前記支持部の周囲に先端(内端)を臨ませる複数のリードを有する。前記タブはリードフレームの枠部から延在するタブ吊りリードによって支持されている。

[0003]

このようなリードフレームを使用して樹脂封止型半導体装置を製造する場合、前記リードフレームのタブ上に半導体チップを固定するとともに、前記半導体チップの電極と前記リードの先端を導電性のワイヤで接続し、その後ワイヤや半導体チップを含むリード内端側を絶縁性の樹脂(レジン)で封止して空隙を埋めて封止体(樹脂封止体:パッケージ)を形成し、ついで不要なリードフレーム部分を切断除去するとともにパッケージから突出するリードやタブ吊りリードを切断する。

[0004]

一方、リードフレームを用いて製造する樹脂封止型半導体装置の一つとして、 リードフレームの一面(主面)側に片面モールドを行ってパッケージを形成し、 パッケージの一面に外部電極端子であるリードを露出させる半導体装置構造(ノ ンリード型半導体装置)が知られている。この半導体装置は、パッケージの一面 の両側縁にリードを露出させるSONや、四角形状のパッケージの一面の4辺側 にリードを露出させるQFNが知られている。

[0005]

特開2000-286376号公報には、四角形のアイランドの4隅をそれぞれ吊りリードで吊り、隣接する吊りリードを繋ぎ前記アイランドを一重に囲むように配置される連結体と、前記一重の連結体の内側からアイランドに向かう第1の接続片を等間隔に突出させるとともに、連結体から外に向かって第2の接続片を突出させるフレームを使用するノンリード型の半導体装置の製造方法が開示されている。前記第1の接続片と第2の接続片は千鳥足跡状の配置になっている。

[0006]

このフレームを用いる半導体装置の製造においては、アイランド上に半導体チップを固定し、半導体チップの表面のボンディングパッドと第1の接続片及び第2の接続片を金属細線を介して固定し、半導体チップや金属細線を樹脂封止体で被い、連結体に沿い連結体を除去するようにダイシングで切断して第1の接続片と第2の接続片を分離し、必要に応じて前記溝を樹脂で埋め、その後フレームと樹脂封止体を切断(フルカット)してノンリード型の半導体装置を製造する。また、アイランドはチップよりも大きくあるいは小さく形成される。

[0007]

一方、特開2000-216280号公報には、フレーム本体の一面側に突出形成された ランド構成体を格子状に配置したターミナルランドフレームを用いてノンリード 型の半導体装置を製造する技術が開示されている。ランド構成体はフレーム本体 を打ち抜き加工によって突出させることによって形成され、打ち抜き方向に対し てさらに剪断力を加えることによって打ち抜きの段差部分が破断して、フレーム 本体からランド構成体が分離できるようになっている。 [0008]

ランド構成体の突出面の表面には溝部が形成され、ランド構成体の窪み面の中央には表面が平坦となる突出部が形成されている。この突出部の平坦面は半導体装置の外部電極端子の実装面を形成することになる。また、前記溝部には封止用の樹脂が食い込み、外部電極端子を構成するランド構成体と樹脂との密着性を向上させるようになっている。

[0009]

このようなターミナルランドフレームを用いる半導体装置の製造においては、 1万至複数のランド構成体の突出面上に導電性接着剤または絶縁性ペーストで半 導体素子を接合し、半導体素子の電極と半導体素子の周囲に位置するランド構成 体を金属細線で電気的に接続し、ターミナルランドフレームの主面側を樹脂で封 止(片面モールド)して半導体素子及び金属細線等を樹脂層で被い、所定箇所の 樹脂層部分を切断して個別化し、ターミナルランドフレームを固定した状態でタ ーミナルランドフレームの裏面からランド構成体を押圧してランド構成体の段差 部分で破断させてノンリード型の半導体装置を製造する。

[0010]

【発明が解決しようとする課題】

半導体装置の小型化、外部電極端子となるリードのリード曲がり防止等の観点から片面モールドによるSONやQFN等のノンリード型半導体装置が使用されている。ノンリード型半導体装置は、パッケージの一面に露出するリード面が実装面となることから、パッケージの側面からリードを突出させるSOP(Small Outline Package)やQFP等の半導体装置に比較して、実装面積が小さい。

[0011]

QFNのようなノンリード型半導体装置は、実装面側の外部電極端子の配列は一列構造である。このため、外部電極端子の数(ピン数とも呼称)が多くなると、リードがパッケージの周囲に沿って一列に並ぶ構造では、半導体素子(半導体チップ)のサイズに比較してパッケージのサイズが大きくなる。そこで、パッケージサイズの小型化を目的として、前記文献で示すような半導体装置製造技術が開発されている。

[0012]

前者の公知例(特開2000-286376号)では、半導体チップが固定されるアイランド(チップ固定部)を支持する吊りリードを有するとともに、隣接する吊りリードを連結する連結体の内側と外側に交互に外部電極端子となる接続片(第1の接続片,第2の接続片)を有する構造となっている。そして、連結体の幅よりも幅が広いダイシングブレードを連結体の延在方向に沿って移動させながら連結体を切断する。

[0013]

しかし、連結体から外れるフレームの4隅は接続片が配置されない空いた領域となり、フレームの有効利用が図られていない。このフレームの有効利用と言う 観点からすれば、吊りリードが設けられる領域には外部電極端子が形成できない 難点がある。

[0014]

一方、アイランドに向かって延在する第1の接続片は片持梁構造となっている。このため、上下型からなるモールド金型にフレームを型締めして行うモールド時、片持梁構造の第1の接続片の先端が下型のパーティング面に密着しない場合もある。この密着不良部分には、モールド時に樹脂が入り込み、外部電極端子の実装面となる面に樹脂が付着(樹脂バリ)する。この樹脂バリはそのままでは実装不良を起こすため、半導体装置の製造工程として樹脂バリ除去工程が新たに必要となり、製造コストの低減が妨げられる。なお、アイランドを連結体で二重に囲む構造では、連結体から突出する全ての接続片は片持梁構造となり、樹脂バリの問題はさらに大きくなる。

[0015]

他方、第1の接続片と第2の接続片は千鳥足跡状に配置されていることから、 3列目以上の場合、切断箇所と同一軸の部分に発生するため、その部分(主に4 コーナー部)は外部端子として使用する事が困難となる問題がある。

[0016]

後者の公知例(特開2000-216280号)では、フレーム本体を打ち抜き加工によって部分的に突出させて形成したランド構成体を半導体装置の外部電極端子等に

するものである。この外部電極端子は、所定箇所の封止樹脂部分を切断して個別 化した半導体装置の最終製造段階において、ターミナルランドフレームを固定し た状態でターミナルランドフレームの裏面からランド構成体をランド構成体を形 成する際の打ち抜き方向に再度押圧してランド構成体の段差部分で破断させてノ ンリード型の半導体装置を製造する。

[0017]

しかし、外部電極端子となるランド構成体は打ち抜きによって形成するため、 そのサイズ形状は高精度にはでき難くばらつきやすい。また、ランド構成体を押 圧して剪断によって外部電極端子を形成する場合も、剪断によって外部電極端子 の外形が決められるため、破断位置も高精度にはでき難くなる。この結果、外部 電極端子の外形形状,寸法,位置がばらつきやすくなる。従って、実装の信頼性 が低くなる。

[0018]

また、外部電極端子は押圧による破断(剪断)によって形成されるため、縁に 突起(バリ)が発生しやすくなる。この突起(バリ)は、半導体装置の半田実装 において確実な実装が行えなくなるばかりでなく、突起に起因して隣接する外部 電極端子同士間が電気的に接触したりし好ましくない。

[0019]

本発明の目的は、小型のノンリード型の樹脂封止型の半導体装置を製造できる半導体装置の製造方法を提供することにある。

[0020]

本発明の他の目的は、外部電極端子数を多くすることができるノンリード型の半導体装置の製造方法を提供することにある。

[0021]

本発明の他の目的は、半導体装置の辺に沿って2列以上外部電極端子を配置することができるノンリード型の半導体装置の製造方法を提供することにある。

[0022]

本発明の他の目的は、外部電極端子の形状や寸法精度を高精度に形成することができるノンリード型の半導体装置の製造方法を提供することにある。

[0023]

本発明の他の目的は、実装の信頼性が高いノンリード型の半導体装置の製造方法を提供することにある。

[0024]

本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。

[0025]

【課題を解決するための手段】

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、 下記のとおりである。

[0026]

(1) 銅板や銅合金板のような導電性の平坦な基板(金属板)を用意する工程と、前記基板の主面の所定箇所にそれぞれ半導体素子を絶縁性の接着剤で固定する工程と、前記半導体素子の表面の各電極と前記半導体素子から外れた前記基板の所定の区画部分を導電性のワイヤで電気的に接続する工程と、前記基板の主面の略全域に絶縁性の樹脂層を形成して前記半導体素子及び前記ワイヤを被う工程と、前記基板を基板の裏面側から選択的に除去して少なくとも一部が外部電極端子となる電気的に独立した区画部分(区画領域)を複数形成する工程と、前記樹脂層を選択的に除去して、前記半導体素子と前記半導体素子の周囲に位置する複数の区画部分を含む領域ごとに個片化する工程によってノンリード型の樹脂封止型半導体装置を製造する。

[0027]

例えば、基板を碁盤の目のように区画部分(区画領域)を想定し、複数の区画部分による矩形領域を単位基板部分(単位基板領域)とする。この単位基板部分は基板に縦横に配置するものとする。そして、例えば、各単位基板部分の中央に半導体素子を固定するとともに、この半導体素子の電極と半導体素子から外れた所定の区画部分をワイヤで接続する。ワイヤが接続される区画部分は半導体素子の外側に2列以上あるようにしておく。つぎに、半導体素子やワイヤを被う樹脂層をトランスファモールドによる片面モールドによって均一の厚さに形成する。

つぎに、樹脂層の表面全域に支持部材としのテープを貼り付ける。つぎに、基板を縦横に切断させて各区画部分を電気的に分離させる。分離した区画部分の多くはノンリード型半導体装置の実装用の外部電極端子となる。つぎに、単位基板領域を相互に独立させるべく樹脂層を縦横に切断する。つぎに、テープを剥離することによって複数のノンリード型半導体装置を製造する。前記基板及び樹脂層の選択的除去(分離)は、例えばダイシングブレードによる格子縞状の切断によって行う。

[0028]

また、半導体素子の固定前、半導体素子に塞がれる半導体素子の下に位置する 区画部分と半導体素子の外側に位置しかつワイヤが接続される区画部分を導電性 のワイヤで接続しておく。そして、半導体素子の固定時、半導体素子を基板に接 着する接着剤中に前記ワイヤを押し潰すようにして半導体素子を固定する。

[0029]

(2)上記(1)の構成において、平坦な導電性の基板の一面にエッチングによって縦横に複数の溝を設けて碁盤の目状に溝に囲まれた区画部分(区画領域)を形成するとともに、複数の区画部分を含む矩形領域をノンリード型半導体装置を形成するための単位基板部分(単位基板領域)とする。この単位基板部分は基板に縦横に整列形成(マトリックス状配置)されることになる。

[0030]

このような基板を使用するノンリード型の半導体装置の製造方法は以下のようになる。溝が存在する面または溝が存在しない面の各単位基板部分に半導体素子を固定する。例えば、単位基板部分の中央に半導体素子を固定する。半導体素子の外側には複数列(2列以上)の区画部分が位置するように基板は形成されている。つぎに、半導体素子の電極と半導体素子の外側に位置する所定の区画部分または所定の区画部分の裏面とをワイヤで接続する。つぎに、半導体素子及びワイヤを被うようにトランスファモールドによる片面モールドで均一な厚さの樹脂層を形成する。つぎに、樹脂層の表面全域にテープを貼り付ける。その後、ダイシングブレードを溝の延在方向に沿って相対的に移動させながら溝底を切断し、基板の分離、即ち区画領域の分離を行う。つぎに、単位基板部分を相互に独立させ

るべく樹脂層を縦横に切断する。独立した単位基板部分はテープに支持されている。つぎに、テープを剥離することによって複数のノンリード型半導体装置を製造する。

[0031]

半導体素子の周縁部分を支持する区画部分の厚さに比較して半導体素子の中央 寄りの領域の区画部分を薄くしたり、あるいは無くし、半導体装置において半導 体素子の下方部分の実装面と実装基板との間に所定の隙間を発生させる(スタン ドオフ構造)。

[0032]

また、溝が存在する面に半導体素子を固定する場合、区画部分の溝底の除去による分離を、基板を一定厚さ研磨やエッチングで除去するようにしてもよい。また、溝が存在する面に半導体素子を固定する場合、半導体素子が固定される領域の溝を充填物で埋め、その後前記半導体素子を前記接着剤を用いて前記基板に固定し、前記半導体素子と前記基板との間に空隙を発生させなくする。また、前記基板を縦横に分断する交差箇所に貫通孔を設けておく。

[0033]

(3)上記(2)の構成において、平坦な導電性の基板の表裏面にエッチングによって相互に重なるように対面する縦横に延在する複数の溝を設けて碁盤の目状に溝に囲まれた区画部分を形成するとともに、複数の区画部分を含む矩形領域をノンリード型半導体装置を形成するための単位基板部分(単位基板領域)とする。この単位基板部分は基板に縦横に整列形成されることになる。このような基板を使用するノンリード型の半導体装置の製造方法は、上記(2)の場合と異なり、常に溝が存在する面に半導体素子を固定することになる。

[0034]

(4)上記(2)及び(3)の構成において基板における単位基板部分のパターンが異なる。単位基板部分は半導体素子を固定するタブと、このタブの各辺から平行に突出する複数のリードによって構成され、リードは隣接する他の単位基板部分のリードに連なるかあるいは基板枠に連なるようになる。単位基板部分は基板に縦横に整列配置形成(マトリックス状配置)されている。半導体装置の製

造において、タブは半導体素子よりも大きい形態あるいは小さい形態(小タブ) が取られる。

[0035]

単位基板部分がタブとリードで構成される構成では、以下の工程によってノンリード型の半導体装置を製造する。

[0036]

即ち、導電性の基板をパターニングして、半導体素子を固定する矩形のタブと、このタブの所定の辺から相互に平行に延在し隣接する前記タブから延在するリードまたは基板枠に繋がりかつリードの途中にワイヤ接続領域を二箇所以上有する複数のリードとからなる単位基板部分を複数形成する工程と、

前記基板の主面側の各タブ上に半導体素子を接着剤を介してそれぞれ固定する工程と、

前記半導体素子の表面の各電極と、前記リードの所定の前記ワイヤ接続領域を 導電性のワイヤで電気的に接続する工程と、

前記基板の主面側の略全域に絶縁性の樹脂層を形成して前記半導体素子及び前記サイヤを被う工程と、

前記前記樹脂層の表面全域に1枚のテープを張り付ける工程と、

前記リードをリード幅全長に亘って選択的に除去して前記タブ、前記基板枠、 前記隣接する単位基板領域のリード及び隣接するワイヤ接続領域と電気的に独立 させて外部電極端子を形成する工程と、

前記樹脂層を選択的に除去して、前記単位基板部分を含む単位基板領域ごとに 個片化するとともに、テープを剥離する工程とによってノンリード型の半導体装 置を製造する。

[0037]

前記リードの選択的除去部分は前記基板の縦横に沿う各直線上に位置するよう に形成しダイシングによって除去する。リードの選択的除去時、前記半導体素子 の表面を除去しないように除去する。前記リードの選択的除去はリードの長さ方 向に沿って複数箇所行われ、外部電極端子が半導体装置の縁に沿って2列以上に なるように形成する。前記樹脂層はトランスファモールドによる片面モールドに よって形成するが、基板がモールド型の載置面に密着するようにタブ面を真空吸引してモールド型の載置面に密着させながらトランスファモールドを行う。

[0038]

前記(1)の手段によれば、(a)ノンリード型半導体装置の辺に沿って2列以上外部電極端子を配置する構造となることから、外部電極端子を多くすることができる。

[0039]

(b) ノンリード型半導体装置の辺に沿って2列以上外部電極端子を配置する 構造となることから、半導体装置の小型化が達成できる。

[0040]

(c) 外部電極端子は金属板をダイシングブレードによって縦横に切断することによって形成することから、外部電極端子の形状や寸法精度を高精度に形成することができる。

[0041]

(d)外部電極端子は金属板をダイシングブレードによって縦横に切断することによって形成することから、外部電極端子の周縁には切断による長い突起(加工バリ)は発生し難くなって電極平坦度が向上する。この結果、半田等を用いて実装基板にノンリード型半導体装置を実装した場合、前記突起による外部電極端子の実装基板のランド(配線)との接続不良が起き難くなり、実装強度の向上や実装の信頼性が向上する。

[0042]

(e) 半導体素子に塞がれる領域の区画部分と、半導体素子の外側のワイヤが接続される区画部分をワイヤで接続した構造では、半導体素子の下の領域にも外部電極端子を配置できることになり、実装基板における配線パターン形成の余裕度が向上するばかりでなく、配線パターンの変更により実装基板の小型化も達成することができる。

[0043]

(f) 1枚の金属板の切断で容易に区画部分(外部電極端子)を形成できるため、半導体装置の製造コストの低減が達成できる。

[0044]

上記(2)の手段によれば、(a)ノンリード型半導体装置の辺に沿って2列以上外部電極端子を配置する構造となることから、外部電極端子を多くすることができる。

[0045]

(b) ノンリード型半導体装置の辺に沿って2列以上外部電極端子を配置する 構造となることから、半導体装置の小型化が達成できる。

[0046]

(c) 外部電極端子は金属板をダイシングブレードによって縦横に切断することによって形成することから、外部電極端子の形状や寸法精度を高精度に形成することができる。

[0047]

(d) 外部電極端子は金属板をダイシングブレードによって縦横に切断することによって形成することから、外部電極端子の周縁には切断による長い突起(加工バリ)は発生し難くなって電極平坦度が向上する。この結果、半田等を用いて実装基板にノンリード型半導体装置を実装した場合、前記突起による外部電極端子の実装基板のランド(配線)との接続不良が起き難くなり、実装強度の向上や実装の信頼性が向上する。

[0048]

(e) 1枚の金属板を縦横にダイシングブレードでダイシングするだけで複数の半導体装置の外部電極端子を形成できるため、半導体装置の製造コストの低減が達成できる。

[0049]

(f) 基板に溝を設け、樹脂層形成後に溝底を除去することによって電気的に分離した区画領域を形成することができるので、区画部分の分離時間がより短時間になり半導体装置の製造時間の短縮が図れる。また、切断時間の短縮により、ダイシングブレードの磨耗も少なくなりブレードの寿命も長くなる。これらにより、半導体装置の製造コストの低減が達成できる。

[0050]

(g) 溝はエッチングによって形成できることから、溝の縁に加工バリが発生しない。従って、溝が存在しない面に半導体素子を固定する製造方法の場合では、区画部分によって形成される外部電極端子の電極平坦度が良好になり、半導体装置の実装の信頼性が高くなる。

[0051]

(h) スタンドオフ構造とすることによって、実装時、仮に実装基板上に異物が存在していても支障が起きなくなる。

[0052]

(i) 溝が存在する面に半導体素子を固定する場合、区画部分の溝底の除去による分離を、基板を一定厚さ研磨やエッチングで除去するようにしてもよい。この場合、外部電極端子の電極平坦度を良好とすることができる。

[0053]

(j) 基板を縦横に分断する交差箇所に貫通孔を設けておくことによって、ダイシングブレードによる切断時間を短くすることができるとともに、ブレードの長寿命化が図れる。

[0054]

(k) 溝が存在する面に半導体素子を固定する場合、半導体素子が固定される 領域の溝を充填物で埋めることによって半導体素子と基板との間に空隙が発生し なくなり、半導体素子と基板との固定面に水分が溜まらなくなり、半導体装置の 半田リフローによる実装時、前記水分の膨張に起因する実装不良が発生し難くな る。

[0055]

上記(3)の手段によれば、上記(2)の構成による効果を有するとともに、(a)基板の表裏面に対面して溝を設け、基板の区画領域の分離時は、ダイシングブレードを溝の延在方向に沿って相対的に移動させながら表裏の溝の溝底を切断するだけであることから、区画部分の分離時間がより短時間になり半導体装置の製造時間の短縮が図れる。また、切断時間の短縮により、ダイシングブレードの磨耗も少なくなりブレードの寿命も長くなる。これらにより、半導体装置の製造コストの低減が達成できる。

[0056]

上記(4)の手段によれば、(a)ノンリード型半導体装置の辺に沿って2列以上外部電極端子を配置する構造となることから、外部電極端子を多くすることができる。

[0057]

(b) ノンリード型半導体装置の辺に沿って2列以上外部電極端子を配置する 構造となることから、半導体装置の小型化が達成できる。

[0058]

(c) 外部電極端子は金属板 (リード) をダイシングブレードによって数箇所で切断することによって形成することから、外部電極端子の形状や寸法精度を高精度に形成することができる。

[0059]

(d)外部電極端子は金属板(リード)をダイシングブレードによって数箇所で切断することによって形成することから、外部電極端子の周縁には切断による長い突起(加工バリ)は発生し難くなって電極平坦度が向上する。この結果、半田等を用いて実装基板にノンリード型半導体装置を実装した場合、前記突起による外部電極端子の実装基板のランド(配線)との接続不良が起き難くなり、実装強度の向上や実装の信頼性が向上する。

[0060]

(e) 1枚の金属板を縦横にダイシングブレードでダイシングするだけで複数の半導体装置の外部電極端子を形成できるため、半導体装置の製造コストの低減が達成できる。

[0061]

(f)外部電極端子の形成はダイシングブレードでリードをその幅方向に切断することによって形成することができるので、切断時間の短縮が図れるとともに、切断時間が短いためダイシングブレードの磨耗も少なくなりブレードの寿命も長くなる。これらにより、半導体装置の製造コストの低減が達成できる。

[0062]

(g) トランスファモールドによる樹脂層の形成時、基板がモールド型の載置

面に真空吸引によって密着することから、リード面も前記載置面に密着するため、タブの裏面及びリードの裏面に樹脂が回り込まなくなる。この結果、外部電極端子の実装面の樹脂による汚染が防止でき、実装の信頼性が高いノンリード型の半導体装置を製造することができる。

[0063]

【発明の実施の形態】

以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

[0064]

(実施形態1)

図1乃至図13は本発明の一実施形態(実施形態1)のノンリード型の樹脂封止型の半導体装置の製造方法に係わる図である。本実施形態1では、図1乃至図4に示すように、四角形の樹脂封止体33の裏面に導電体(金属)からなる外部電極端子2が露出するノンリード型の半導体装置1の製造方法に本発明を適用した例について説明する。

[0065]

本実施形態1では、図1及び図2に示すように、所定の厚さの矩形からなる樹脂封止体3の裏面(実装面側)に碁盤の目状に電気的に独立した区画部分(区画領域)4を有する構造となっている。本実施形態1では、四角形となる樹脂封止体3の各辺に沿って並ぶ2列の区画部分4を外部電極端子2として使用する半導体装置について説明する。

[0066]

区画部分(区画領域) 4は、例えば、縦横がそれぞれ0.5 mmとなる四角形である。また、区画領域4と区画領域4の間の隙間は、例えば、約0.15 mmである。外部電極端子ピッチを0.5 mmとした場合は区画領域4は縦横の寸法がそれぞれ0.35 mmとなる。樹脂封止体3内には半導体素子(半導体チップ)5が位置するとともに、この半導体素子5の電極6(図3参照)と、所定の区画部分4の樹脂封止体3で被われる面側は導電性のワイヤ7で電気的に接続され

ている。ワイヤ7も樹脂封止体3で被われている。

[0067]

半導体素子 5 は複数の区画部分 4 に接着剤 9 で固定されている。接着剤 9 は導電性のものでも絶縁性のものでもよい。この例では導電性の接着剤、例えば、銀(Ag)ペーストが使用されている。従って、例えば、半導体チップの区画部分4に接触する基板部分が電気的に使用されない層である場合は、半導体素子 5 に導電性の接着剤 9 を介して接続される各区画部分 4 は外部電極端子としては使用されない。しかし、この場合も実装用の端子としては使用可能である。また、この場合、後述する他の実施形態のように、半導体素子 5 の外側に位置するワイヤ 7 が接続された区画部分 4 と、半導体素子 5 に被われる下に位置する一部の区画部分 4 をワイヤや区画部分 4 を形成する材質部分で接続状態とすることによって、半導体素子 5 の下に位置する区画部分 4 も外部電極端子 2 として使用することができる。

[0068]

また、半導体チップの区画部分4に接触する基板部分がグランド電位として使用される場合は、半導体素子5に接着剤9を介して接続された区画部分4は、外部電極端子2としてのグランド電極として使用できる。

[0069]

接着剤9として絶縁性のものを使用すれば、半導体素子5に接着剤9を介して接続される各区画部分4はそれぞれ電気的に独立したものとなる。なお、外部電極端子2として使用されない区画部分4も半導体装置1の実装時半田等の接合材を用いて配線基板等に固定する構造とすることによって実装強度を高めることができる。また、放熱性の向上も可能となる。この構造においても、前述のように半導体素子5の外側に位置するワイヤ7が接続された区画部分4と、半導体素子5に被われる下に位置する一部の区画部分4をワイヤや区画部分4を形成する材質部分で接続状態とすることによって、半導体素子5の下に位置する区画部分4も外部電極端子2として使用することができる。

[0070]

区画部分4のワイヤ7が接続される面(内面10)には、図5に示すようにメ

ッキ膜11が設けられている。このメッキ膜11は、ワイヤ7との接着性を良好とするために設けられるものである。例えば、ワイヤ7は、例えば、Au線が使用され、メッキ膜11は、例えば、Agメッキ膜, Auメッキ膜またはPdメッキ膜となる。

[0071]

また、区画部分4の裏面(実装面12)には実装時使用する外装メッキ膜13 が設けられている。この外装メッキ膜13は、半導体装置1をモジュール基板等 の配線基板に実装する際使用する接合材との接合性(濡れ性)を良好にするため 設けられるものである。接合材としてPbSn半田を使用する場合は、外装メッ キ膜13はPbSn半田メッキ膜が好ましく、本実施形態1ではPbSn半田メッキ膜が使用されている。

[0072]

本実施形態1では、半導体素子5の外側に位置する区画部分4は、矩形の樹脂 封止体3の各辺に沿って2列となっている。また、この2列の区画部分4、即ち 、外部電極端子2においては、図2及び図3に示すようにワイヤ7が接続されな い外部電極端子も存在している。

[0073]

図6は本実施形態1の半導体装置1を電子機器に組み込んだ状態、即ち、電子機器のマザーボードやモジュール基板等の配線基板15に実装した状態を示す断面図である。多層配線構造からなる配線基板15の主面には、配線16の一部によって半導体装置1の各外部電極端子2に対応するランド17が設けられている。そして、これらランド17に半田(PbSn半田)18を介して半導体装置1の外部電極端子2が電気的に接続されている。

[0074]

つぎに、このような半導体装置の製造方法について説明する。即ち、半導体装置は、金属板からなる基板の一面に所定の間隔を隔てて半導体素子を固定した後、半導体素子の各電極と半導体素子の外側の所定の基板領域を導電性のワイヤで接続し、ついで基板の一面をトランスファモールドによる片面モールドによって一定厚さの樹脂層を形成して半導体素子やワイヤを被い、その後基板を格子縞状

に縦横に切断して碁盤の目状に区画部分(区画領域)を形成し、さらに樹脂層を 縦横に切断して個片化することによって製造される。そして、ワイヤ接続部分は いずれかの区画部分に接続されるようにする。また、個片化は、一つの半導体素 子と、この半導体素子の周囲に位置する複数の区画部分を含む矩形領域ごとの分 断となる。また、前記樹脂層を切断することによって半導体装置の樹脂封止体が 形成されることになる。

[0075]

つぎに、図7の工程断面図を参照しながら半導体装置の製造についてより具体的に説明する。工程断面図では、図が不明瞭となることからハッチングを入れない図を用いて説明する。なお、以下の各実施形態においても同様にハッチングを入れない図を用いて説明する場合もある。

[0076]

ノンリード型の半導体装置の製造においては、最初に図7(a)に示すように、一枚の導電性の基板20を用意する。この基板20は、半導体装置の製造において通常使用される銅合金板、銅板、鉄ーニッケル合金板等の金属板からなっている。本実施形態1では、平坦な銅板を使用する。また、この基板20は、図8に示すように、一度に複数の半導体装置を製造できる大きさの矩形状の平板(長方形板)となり、例えば、3行8列で24個の半導体装置を製造できるものとなっている。また、基板20の一面、即ち、半導体素子を固定する主面には、半導体素子の接合性やワイヤの接続性を向上させるため、図7では図示しないがAgからなるメッキ膜11(図5参照)が設けられている。基板20の厚さは、例えば、0.125~0.2mmの厚さとなっている。

[0077]

つぎに、図7 (b) 及び図8に示すように、図示しない常用のチップボンディング装置を用いて基板20の主面に半導体素子5を固定する。半導体素子5は、図5に示すように、Agペーストからなる接着剤9で固定する。この際、後工程のダイシングブレードによる基板20の切断時、半導体素子5の裏面(固定面)を切断しないようにするため、接着剤9の厚さを例えば、30~100μm程度と厚くし、ダイシングブレードの先端が接着剤9の中層で止まるようにする。こ

のチップボンディングにおいて、半導体素子5は基板20の主面に縦横に所定の間隔を隔てて整列配置(マトリックス状に配置)固定される。各半導体素子5の間には所定の間隔の領域が広がり、この領域が各半導体装置の外周縁となる。従って、基板20は何らパターニングされていないが、前記各半導体素子の外周縁で囲まれる矩形の領域部分がノンリード型の半導体装置を一つ形成するための単位基板部分(単位基板領域)となる。

[0078]

つぎに、図7(c)及び図8に示すように、半導体素子5の表面の電極6(図3参照)と、半導体素子5の周囲に広がる矩形枠領域の所定の区画部分となる領域4を導電性のワイヤ7で接続する。ワイヤ7は例えば、金線を用い、図示しないワイヤボンディング装置を用いて行う。

[0079]

つぎに、図7 (d) に示すように、半導体素子5及びワイヤ7を被うように、例えば、図示しないトランスファモールド装置を用いて、基板20の主面上に絶縁性の樹脂による樹脂層3aを形成する。樹脂層3aは均一な厚さに形成され、半導体素子5やワイヤ7は隙間なく樹脂に被われることになる。この樹脂層3aの厚さは半導体素子5やワイヤ7を被い、半導体装置の耐湿性を低下させないことを条件として、半導体装置の薄型化のために薄い程よい。樹脂層3aを形成する絶縁性樹脂としては、例えばエポキシ樹脂が使用される。樹脂層3aはトランスファモールド以外の樹脂充填方法で形成してもよい。即ち、マルチノズルを有するディスペンサによる塗布等によって形成してもよい。

[0080]

つぎに、図7(e)に示すように、基板20の裏面に外装メッキ膜13を形成する。図7(e)では符号のみ示す。外装メッキ膜13については図5に示されている。また、例えば、外装メッキ膜13はPbSn半田で形成され、例えば、電界メッキ法によって形成される。外装メッキ膜13の厚さは5~20μm程度に形成される。

[0081]

つぎに、図7 (f) に示すように、樹脂層3 a の表面全域に支持部材としての

テープ21を貼りつける。その後、基板20を上面となるようにしてダイシングプレード22で基板20を縦横に切断し、四角形(矩形)からなる区画部分4を形成する。ダイシングプレード22による切断部分は、図4に示すように、格子稿になり、その間には碁盤の目状に区画部分4が形成されることになる。ダイシングプレード22は、例えば、厚さ150μmのものを用いる結果、一辺が0.5mmの区画部分4が碁盤の目状に0.65mmピッチで形成される。このダイシングにおいては基板20を確実に切断するため、ダイシングブレードの先端は基板20を通り越す深さまでダイシングされるが、半導体素子5の裏面を切削しないようにする。このため、ダイシング溝底は半導体素子5を基板20に固定する接着剤9の途中深さに位置するようにする。樹脂層3aの内側の表層部分にダイシング溝が形成されても特に支障はない。

[0082]

また、単位基板領域と単位基板領域との境は、前記ダイシングブレード22で 切断されるが、樹脂層3 a も同時に切断される。樹脂層3 a の切断によって個片 化が図られ、テープ21に貼り着いた状態ではあるが半導体装置1が複数製造さ れる。半導体素子5やワイヤ7を被う樹脂層3 a は、この切断によって樹脂封止 体3となる。

[0083]

また、樹脂層3 a の切断ではテープ2 1 を完全に切断しないようにする。これは切断がXY方向の2方向の切断であることから、一方向の切断の後も各部はテープ2 1 に保持されていることが望ましいことによる。

[0084]

また、ダイシングブレード22は1枚刃でもよく、また複数枚のブレードを有 し、同時に平行に複数本の切断を行うダイシングブレードでもよい。

[0085]

また、上記実施形態では区画部分4の形成時及び個片化の際、樹脂層3 a の表面全域に支持部材としてテープ21を貼り付けてダイシングブレードで切断する例を説明したが、必ずしもこれに限定されるものではなく、テープ21の代わりに固定用治具で樹脂層3 a を支持することもできる。

[0086]

つぎに、図7(g)に示すように、テープ21を樹脂封止体3から剥離除去させることによってノンリード型の半導体装置1が多数製造される。本実施形態1の半導体装置1は、外部電極端子2が半導体装置1の縁(辺)に沿ってそれぞれ2列になる構造になっている。

[0087]

本実施形態1によれば以下の効果を有する。

[0088]

(1) ノンリード型の半導体装置の周縁(辺)に沿って外部電極端子2を2列 に配置する構造となることから、外部電極端子2を多くすることができる。

[0089]

(2)外部電極端子を多く必要とするノンリード型の半導体装置では、樹脂封止体の一辺に沿って一列に外部電極端子を並べることから、樹脂封止体の一辺の長さを長くしなければならず、樹脂封止体が大きくなり、半導体装置が大型化するが、本実施形態1の場合は、半導体装置の各辺に沿って2列に外部電極端子2を配置する構成となることから、樹脂封止体33を小さくでき、半導体装置1の小型化が達成できる。

[0090]

(3)上記(1)及び(2)により、小さい樹脂封止体でも外部電極端子2の数を多くすることができ、多端子化が達成できる。これは多機能半導体装置としては望ましい。

[0091]

(4)外部電極端子2は金属板をダイシングブレードによって縦横に切断する ことによって形成することから、外部電極端子2の形状や寸法精度を高精度に形 成することができる。

[0092]

(5)外部電極端子2は金属板をダイシングブレードによって縦横に切断する ことによって形成することから、外部電極端子2の周縁には切断による長い突起 (加工バリ)は発生し難くなって電極平坦度が向上する。この結果、半田等を用 いてマザーボード,モジュール基板,実装基板等の配線基板15にノンリード型 半導体装置1を実装した場合、前記突起による外部電極端子2の実装基板のラン ド(配線)17との接続不良が起き難くなり、実装強度の向上や実装の信頼性が 向上する。

[0093]

(6) 1枚の金属板の切断で容易に区画部分(外部電極端子)を形成できるため、半導体装置の製造コストの低減が達成できる。

[0094]

(7)上記(1)~(6)によれば、実装の信頼性が高く、小型で外部電極端子数の多いノンリード型の半導体装置を安価に製造することができる。

[0095]

つぎに、本実施形態1の変形例について説明する。図9乃至図11は本実施形態1の半導体装置の製造方法によって製造された他のノンリード型の半導体装置に係わる図である。これらの図には外部電極端子2が3列配置された3列端子構造のノンリード型の半導体装置が示されている。即ち、この半導体装置1では、半導体素子5から外れる3列の区画部分4にワイヤ7が接続されている。ワイヤ相互の接触を嫌うため、一部の区画部分4にはワイヤを接続していない。ワイヤ7が接続されたそれぞれ3列の区画部分4が外部電極端子2として使用される。しかしながら、実装強度を増大させるために、半導体素子5の下の領域に位置する各区画部分4を実装に使用する場合もある。

[0096]

図12は本実施形態1の半導体装置の製造方法の変形例による外部電極端子の形状を示す図である。図12(a)は、区画部分4の平面図であり、図12(b)は断面図である。これは基板20をダイシングに変えてエッチングによって形成したものである。即ち、基板20を区画部分に形成するには、ホトレジスト膜を選択的に露光した後現像して所定のエッチング用マスクを形成し、所定のエッチング液で基板20をエッチングすることによって、図12(a),(b)に示す区画部分4を形成することができる。

[0097]

エッチングで区画部分を形成する場合、エッチング用マスクのパターンによって自由な形状の区画部分を形成することができる。従って、半導体素子固定領域に略対応するような大きな区画部分を形成することも可能になり、単一の区画部分に半導体素子を固定できる。この場合、半導体素子5が発生する熱を半導体素子の下方に均一に分散させながら放熱ができる効果がある。

[0098]

また、基板20の切断は、他の方法、例えば、レーザビーム照射による溶融によっても切断できる。このような切断技術は樹脂層3aの切断(個片化)にも同様に適用できる。即ち、ダイシングやレーザビーム照射によっても樹脂層3aの切断は可能である。

[0099]

本実施形態1では単位基板部分に1個の半導体素子を組み込む構造としたが、 単位基板部分に複数の半導体素子を固定し、各半導体素子の電極と周囲の区画部 分をワイヤで接続し、複数の半導体素子と複数の区画部分を含む単位基板領域毎 に個片化すれば、さらに高機能化、高集積化したノンリード型の半導体装置を製 造することができる。

[0100]

また、前記基板20の主面において、前記半導体素子5を固定する領域から外れた前記外部電極端子となる領域と、前記半導体素子5が固定される所定の区画部分4を導電性のワイヤ7で電気的に接続した後、前記ワイヤ7の一部を挟むようにして絶縁性接着剤9で前記半導体素子5を基板20に固定して前記半導体素子5の下にも外部電極端子2を形成するようにすれば、半導体素子の下にも外部電極端子2を配置できることになり、実装基板の配線パターン等の設計の自由度も増す。また、前記ワイヤが接続される半導体素子5の下の区画部分と、半導体素子5の下の他の区画部分4を導電性のワイヤ7で接続することによってさらに中央側の領域でも外部電極端子2として区画部分4を使用することができるようになる。

[0101]

また、基板20を縦横に分断する交差箇所に貫通孔を設けておけば、ダイシン

グ時、切削時間が短くなり、区画部分(外部電極端子)の形成時間が短縮される。また、ダイシングブレードによる切断交差部分の加工バリの発生もさらに起き難くなる。

[0102]

また、区画部分4が封止用樹脂(樹脂封止体)に強固に接着されるように基板20の主面に接着強度促進加工を施すことが望ましい。その一つとしては、例えば、図13に示すように、前記メッキ膜11を区画部分4の中央部分だけとし、その周囲を粗面25にしておく(粗面化)。また、本実施形態1では図示しないが、溝や窪み等を設けて樹脂封止体33との接着面積を増大化させる。このような手法の採用により、半導体装置1の外部電極端子2の実装の信頼性が高くなる

[0103]

また、トランスファモールド装置を用いて基板20上の半導体素子5及びワイヤ7の全てを樹脂でモールドする例を示したが、基板20上の各半導体素子5を個々にモールドすることもできる。この場合、基板20を切断するだけで、半導体装置1に個片化することができる。

[0104]

また、実施形態1では、単位基板部分ごとに個片化を行った例を説明したが、 相互に関連する半導体素子を単位基板それぞれに固定し、それら複数の単位基板 で1つの半導体装置を構成するように切断することもできる。この場合、チップ セットを1パッケージ化することができる。

[0105]

なお、実施形態では基板としてマトリックスタイプの基板を使用したが個片タ イプの基板を使用してもよい。

[0106]

(実施形態2)

図14及び図15は本発明の他の実施形態(実施形態2)であるノンリード型の半導体装置の製造方法に係わる図であり、図14は半導体装置の製造方法を示す各工程の断面図、図15は半導体素子が固定されかつワイヤが取り付けられた

基板の平面図である。

[0107]

本実施形態2では、実施形態1において、基板20を切断する線に沿って溝25を形成しておくものである。溝25は、ダイシングブレードによっても、エッチングによっても形成できるが、本実施形態1ではエッチングによって形成するものである。溝25の形成については、図示しないが、基板20の一面全域にホトレジスト膜を設けた後、所定のパターンに露光し、その後ホトレジスト膜を現像して格子縞状の溝を形成し、ついでエッチングによって基板20の一面に格子縞状の溝25を設ける。本実施形態2では、実施形態1と同様に基板20として、例えば厚さ0.125~0.2mmの銅板を用いる。そして、溝25の溝底の厚さを、例えば50μm程度としておく。

[0108]

このような方法によれば、ダイシングブレード22による切断深さが溝25の 溝底だけとなり、切削量の低減から、外部電極端子化及び個片化の時間が短縮で きる。

[0109]

また、切削量の低減からダイシングブレード22の磨耗も少なく、ダイシング ブレード22の長寿命化が達成できる。

[0110]

本実施形態2は、溝25を基板20の裏面に設けてノンリード型の半導体装置1を製造する例である。半導体装置の製造方法について図14の工程断面図を参照しながら説明する。図14(a)に示すように、実施形態1と同様に一枚の導電性の基板20を用意する。その後、この基板20の裏面に前述のようにエッチングによって縦横に溝25を形成する。前記格子縞の溝25によって、図15に示すように、マトリックス状に区画部分4が形成される。区画部分4の寸法は実施形態1と同様に縦横の各辺は0.5mmである。図15は溝が存在しない面、即ち、基板20の主面に半導体素子5を固定し、ワイヤ7の接続が終了した基板20の平面図である。同図には溝25及び区画部分4が破線によって示されている。また、溝25を形成する前または後の段階で、半導体素子5やワイヤ7の固

定 (接続) を良好とするためのメッキ膜11を形成する (図示せず)。

[0111]

つぎに、溝が存在しない面、即ち基板20の主面に前記実施形態1と同様に半 導体素子5を固定するとともに、図14(c)に示すように半導体素子5の電極 と、半導体素子5から外れた区画部分4の裏面となる基板主面側を導電性のワイ ヤ7で接続する(図15参照)。

[0112]

つぎに、図14(d)に示すように、半導体素子5及びワイヤ7を被うように、トランスファモールドによって基板20の主面上に絶縁性の樹脂による樹脂層3aを形成する。樹脂層3aは均一な厚さに形成される。また、半導体素子5やワイヤ7は隙間なく樹脂に被われる。

[0113]

つぎに、図14(e)に示すように、実施形態1と同様に、基板20の裏面(区画部分4の表面)に図示しない外装メッキ膜13を形成する。

[0114]

つぎに、図14(f)に示すように、樹脂層3aの表面全域に支持部材としてのテープ21を貼りつけ、その後、基板20を上面となるようにしてダイシングブレード22で基板20を縦横に切断する。ダイシングブレード22は前記溝25の延在方向に沿って相対的に移動しながら、溝25の溝底を切断除去する。この場合も半導体素子5の裏面をダイシングブレードで切断しないようにする。

[0115]

また、単位基板部分間は、ダイシングブレード22によって基板20と、この基板20に貼り付く樹脂層3aとを切断し、個片化を図る。基板20の切断によって区画部分4は電気的に独立した区画部分4になる。また、樹脂層3aの切断によって樹脂封止体3が形成される。

[0116]

つぎに、図14(g)に示すように、テープ21を樹脂封止体3から剥離除去させることによってノンリード型の半導体装置1が複数製造される。

[0117]

本実施形態2では、等ピッチの格子縞状に溝25を設けた例について説明したがこれに限定されるものではない。即ち、溝は区画部分を正方形にする場合には等しいピッチで設けられるが、区画部分を長方形にする場合には、縦、横の溝ピッチは異なる。また、部分的に寸法が異なるような区画部分を形成してもよい。また、基板の切断分離をレーザビーム照射による分断やエッチングによる分断で行う場合は区画部分の形状は隣接する区画部分間でも形状や寸法を変えることも可能である。

[0118]

本実施形態2によれば以下の効果を有する。

[0119]

(1) ノンリード型の半導体装置の周縁(辺)に沿って外部電極端子2を2列 に配置する構造となることから、外部電極端子2を多くすることができる。

[0120]

(2) 外部電極端子を多く必要とするノンリード型の半導体装置では、樹脂封止体の一辺に沿って一列に外部電極端子を並べることから、樹脂封止体の一辺の長さを長くしなければならず、樹脂封止体が大きくなり、半導体装置が大型化するが、本実施形態1の場合は、半導体装置の各辺に沿って2列に外部電極端子2を配置する構成となることから、樹脂封止体3を小さくでき、半導体装置1の小型化が達成できる。

[0121]

(3)上記(1)及び(2)により、小さい樹脂封止体でも外部電極端子2の数を多くすることができ、多端子化が達成できる。これは多機能半導体装置としては望ましい。

[0122]

(4) 外部電極端子2は金属板をダイシングブレードによって縦横に切断する ことによって形成することから、外部電極端子2の形状や寸法精度を高精度に形 成することができる。

[0123]

(5) 外部電極端子2は金属板をダイシングブレードによって縦横に切断する

ことによって形成することから、外部電極端子2の周縁には切断による長い突起(加工バリ)は発生し難くなって電極平坦度が向上する。この結果、半田等を用いてマザーボード、モジュール基板、実装基板等の配線基板15にノンリード型半導体装置1を実装した場合、前記突起による外部電極端子2の実装基板のランド(配線)17との接続不良が起き難くなり、実装強度の向上や実装の信頼性が向上する。

[0124]

(6) 1枚の金属板の切断で容易に区画部分(外部電極端子)を形成できるため、半導体装置の製造コストの低減が達成できる。

[0125]

(7) 基板20の切断において、ダイシングブレード22による切断深さが溝25の溝底だけとなり、切削量の低減から、外部電極端子化及び個片化の時間が短縮できる。

[0126]

(8)上記(7)により、切削量の低減からダイシングブレード22の磨耗も少なく、ダイシングブレード22の長寿命化が達成でき、半導体装置1の製造コストの低減も達成できる。

[0127]

(9)上記(1)~(8)によれば、実装の信頼性が高く、小型で外部電極端子数の多いノンリード型の半導体装置を安価に製造することができる。

[0128]

本実施形態2においても、実施形態1と同様に種々の変形構成の採用が可能であり、その場合前記実施形態1の場合と同様な効果を有する。

[0129]

(実施形態3)

図16は本発明の他の実施形態(実施形態3)であるノンリード型の半導体装置の製造方法を示す各工程の断面図である。本実施形態3においては、半導体装置1の製造に用いる基板20は、実施形態2とは逆に半導体素子を固定する面側に格子縞状に溝25を設けた構造になっている。換言するならば、実施形態2で

使用した溝25を有する基板20を裏返して使用するものである。

[0130]

本実施形態3のノンリード型の半導体装置の製造方法について図16の工程断面図を参照しながら説明する。図16(a)に示すように、格子縞状の溝25が上面(表面)になるようにした後、溝25が存在する面に前記実施形態1及び実施形態2と同様に半導体素子5を固定する。

[0131]

つぎに、図16(c)に示すように半導体素子5の電極と、半導体素子5から 外れた区画部分4の裏面となる基板主面側を導電性のワイヤ7で接続する。

[0132]

つぎに、図16(d)に示すように、半導体素子5及びワイヤ7を被うように、トランスファモールドによって基板20の主面上に絶縁性の樹脂による樹脂層3aを形成する。樹脂層3aは均一な厚さに形成される。また、半導体素子5やワイヤ7は隙間なく樹脂に被われる。

[0133]

つぎに、図16(e)に示すように、実施形態1と同様に、基板20の裏面(区画部分4の表面)に図示しない外装メッキ膜13を形成する。

[0134]

つぎに、図16(f)に示すように、樹脂層3aの表面全域に支持部材としてのテープ21を貼りつけ、その後、基板20を上面となるようにしてダイシングブレード22で基板20を縦横に切断する。ダイシングブレード22は前記溝25の延在方向に沿って相対的に移動しながら、溝25の溝底を切断除去する。この場合も半導体素子5の裏面をダイシングブレードで切断しないようにする。

[0135]

また、単位基板領域間は、ダイシングブレード22によって基板20と、この基板20に貼り付く樹脂層3aとを切断し、個片化を図る。基板20の切断によって区画部分4は電気的に独立した区画部分4になる。また、樹脂層3aの切断によって樹脂封止体3が形成される。

[0136]

つぎに、図16(g)に示すように、テープ21を樹脂封止体3から剥離除去させることによってノンリード型の半導体装置1が複数製造される。

[0137]

本実施形態3は実施形態2と同様な効果を有する。また、本実施形態3においても、実施形態1と同様に種々の変形構成の採用が可能であり、その場合前記実施形態1の場合と同様な効果を有する。

[0138]

図17乃至図19は実施形態3の変形例1による半導体装置の製造に係わる図であり、図17は半導体装置の製造におけるダイシング状態を示す断面図、図18は製造された半導体装置の底面図、図19は半導体装置の一部の拡大断面図である。

[0139]

本変形例1では、基板20の溝25の溝底を切断するダイシングブレード22において、図17に示すように、単位基板領域と単位基板領域を分離するダイシングは、実施形態2と同様に溝25の幅と同じ厚さのダイシングブレード22で切断し、区画部分4(外部電極端子2)を形成するためのダイシングは溝25の溝幅よりも広い(厚い)ダイシングブレード22aで切断する。

[0140]

この変形例1の場合、図18及び図19に示すように、外部電極端子2の実装面での間隔が広くなり、この結果、実装時の接合材であるPbSn半田による外部電極端子2間のショート不良が起き難くなる。

[0141]

図20及び図21は実施形態3の変形例2による半導体装置の製造に係わる図であり、図20は製造された半導体装置の断面図、図21は半導体装置の一部の拡大断面図である。本変形例2は、変形例1と逆に区画部分4(外部電極端子2)を切断するダイシングブレードは溝25の溝幅よりも狭い(薄い)ダイシングブレードで切断する。

[0142]

本変形例2では、切削量の低減よりダイシングブレードの長寿命化が達成でき

る。

[0143]

図22及び図23は実施形態3の変形例3による半導体装置の製造に係わる図であり、図22は半導体装置の製造において研磨によって外部電極端子を形成する状態を示す模式的断面図、図23は基板表面を研磨する状態を示す模式的平面図である。本変形例3では、図23に示すように、回転するグラインダ30を基板20の一端側から他端側に向けて接触移動させ、溝25の溝底部分を研削によって除去するものである。なお、説明の便宜上、図22では回転軸30aによって支持されるグラインダ30を小さく図示してある。

[0144]

この研磨に先立って、本変形例3では、トランスファモールドによる樹脂層3 aの形成後、テープ21は貼らない。また、個片化はダイシング、レーザビーム 照射によって行う。

[0145]

本変形例3では、端子の個片化が短時間で行える効果がある。

[0146]

図24は実施形態3の変形例4の半導体装置の製造における外部電極端子の形状を示す図である。本変形例4では、区画部分4の樹脂層3aに対面する面に溝31を設けたものである。この溝31内には樹脂封止体3を構成する絶縁性の樹脂が入り込むことから、区画部分4(外部電極端子2)との接着強度が向上し、半導体装置1から区画部分4(外部電極端子2)が脱落し難くなり、製品の信頼性が高くなる。

[0147]

図25は実施形態3の変形例5の半導体装置の製造における外部電極端子の形状を示す図である。本変形例5では、区画部分4の樹脂層3aに対面する面に窪み32を複数設けたものである。この窪み32には樹脂封止体3を構成する絶縁性の樹脂が入り込むことから、区画部分4(外部電極端子2)との接着強度が向上し、半導体装置1から区画部分4(外部電極端子2)が脱落し難くなり、製品の信頼性が高くなる。

[0148]

(実施形態4)

図26は本発明の他の実施形態(実施形態4)であるノンリード型の半導体装置の製造方法を示す各工程の断面図である。本実施形態4は、実施形態2や実施形態3のように、基板20の一面に溝25を設ける構造ではなく、基板20の両面にそれぞれが対面するように溝25を設けた例である。基板20の両面に溝25を設け、その溝底は、機械的強度を必要とするため所定の厚さとなる。例えば、溝25の底の厚さは50μmとなっている。

[0149]

本実施形態4のノンリード型の半導体装置の製造方法について図26の工程断面図を参照しながら説明する。図26(a)に示すように、両面にそれぞれが対応しかつ格子縞状に溝25が設けられた基板20の一面に、前記実施形態3と同様に半導体素子5を固定する(図26(b)参照)。

[0150]

つぎに、図26(c)に示すように半導体素子5の電極と、半導体素子5から 外れた区画部分4の裏面となる基板主面側を導電性のワイヤ7で接続する。

[0151]

つぎに、図26(d)に示すように、半導体素子5及びワイヤ7を被うように、トランスファモールドによって基板20の主面上に絶縁性の樹脂による樹脂層3 a を形成する。樹脂層3 a は均一な厚さに形成される。また、半導体素子5やワイヤ7は隙間なく樹脂に被われる。

[0152]

つぎに、図26(e)に示すように、実施形態1と同様に、基板20の裏面(区画部分4の表面)に図示しない外装メッキ膜13を形成する。

[0153]

つぎに、図26(f)に示すように、樹脂層3aの表面全域に支持部材としてのテープ21を貼りつけ、その後、基板20を上面となるようにしてダイシングブレード22で基板20を縦横に切断する。ダイシングブレード22は前記溝25の延在方向に沿って相対的に移動しながら、溝25の溝底を切断除去する。こ

の場合も半導体素子5の裏面をダイシングブレードで切断しないようにする。

[0154]

また、単位基板領域間は、ダイシングブレード22によって基板20と、この基板20に貼り付く樹脂層3aとを切断し、個片化を図る。基板20の切断によって区画部分4は電気的に独立した区画部分4になる。また、樹脂層3aの切断によって樹脂封止体3が形成される。

[0155]

つぎに、図26(g)に示すように、テープ21を樹脂封止体3から剥離除去させることによってノンリード型の半導体装置1が複数製造される。

[0156]

本実施形態4は実施形態2及び実施形態3の効果の一部の効果を有する。また、本実施形態4においても、実施形態1と同様に種々の変形構成の採用が可能であり、その場合前記実施形態1の場合と同様な効果を有する。

[0157]

本実施形態4では、区画部分4(外部電極端子2)の実装面での輪郭部分は、 最小に溝25で決められていることから、正確な形状の区画部分4(外部電極端 子2)を形成できる点が特長である。

[0158]

図27乃至図29は本実施形態4の変形例1による半導体装置の製造に係わる 図であり、図27はダイシング状態を示す断面図、図28は製造された半導体装置の断面図、図29は半導体装置の一部の拡大断面図である。

[0159]

本実施形態4は、基板20の溝25の溝底を切断するダイシングブレード22において、図27に示すように、単位基板領域と単位基板領域を分離するダイシングは、実施形態2と同様に溝25の幅と同じ厚さ若しくは同じくらいの厚さのダイシングブレード22で切断し、区画部分4(外部電極端子2)を形成するためのダイシングは溝25の溝幅よりも狭い(薄い)ダイシングブレード22bで切断する。

[0160]

本変形例4では、実装面での隣接する外部電極端子2(区画部分4)の間隔が 溝底部分よりも広いことから、PbSn半田によるノンリード型の半導体装置の 実装の際、隣接する区画部分4(外部電極端子2)がPbSn半田で電気的に接 触することもなくなり、実装の信頼性が高くなる。

[0161]

また、本実施形態4の変形例1では、外部電極端子2は半導体装置1の各辺に沿って3列に設けられている。従って、半導体装置1の更なる小型化や、多端子化が達成できる。

[0162]

図30は実施形態4の変形例2による半導体装置の製造方法の一部の工程の断面図である。実施形態4の変形例2では、図30(a)~(d)に示すように、基板20用意(a)、半導体素子取り付け面側の溝25の充填材33による埋め込み(b)、半導体素子固定(c)、ワイヤボンディング(d)のみを図示する。溝25を埋め込む充填材33としては、例えば、絶縁性のエポキシ樹脂をスクリーン印刷法によって埋め込む。充填材33の表面は、半導体素子の固定に支障を来さないように基板20の表面と略一致させる。

[0163]

半導体素子5が固定される面の溝25を充填材33で埋めることで、ダイシングなどによる外部電極端子2(区画部分4)の形成時にも必ず半導体素子5の裏面が必ず隠れることから、溝25を伝わる水分の浸入を防止でき、半導体装置の信頼性を高めることができる。

[0164]

(実施形態5)

図31は本発明の他の実施形態(実施形態5)である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図、図32は半導体装置の底面図である。本実施形態5は半導体装置1の各辺に沿って並ぶ3列の外部電極端子2の内側の区画部分4を排除して半導体素子5の裏面と、実装時の配線基板の表面との間に所定の空隙ができる構造、いわゆるスタンドオフ構造となっている。これは、基板20の状態で単位基板部分の中央部分にスタンドオフとなる矩形

の穴を設けておき、その後チップボンディング, ワイヤボンディング, トランスファモールド, ダイシング及び個片化を行うことによって図31の構造の半導体装置1を製造することができる。図32は半導体装置1の底面図であり、中央部分には区画部分4(外部電極端子2)は存在していない。

[0165]

このようなスタンドオフ構造にすることによって、実装時、仮に実装基板上に 異物が存在していても半導体素子5の下には空間があることから、異物による支 障が起き難くなる。

[0166]

(実施形態6)

図33は本発明の他の実施形態(実施形態6)である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図、図34は半導体装置の底面図である。本実施形態6は実施形態5と同様にスタンドオフ構造とするものである。この実施形態では基板20の状態でスタンドオフを必要とする基板領域面側をハーフエッチングして薄くさせたものである。この構造においても実施形態5と同様に実装時、異物がこのハーフエッチングされた区画部分4に対面する場合は異物による支障が起き難くなる。

[0167]

(実施形態7)

図35万至図38は本発明の他の実施形態(実施形態7)であるノンリード型の半導体装置の製造方法に係わる図であり、図35は製造されたノンリード型の半導体装置の断面図、図36は半導体装置の平面配置を表す透視図、図37は半導体装置の底面図、図38は半導体装置の一部の拡大断面図である。

[0168]

本実施形態7の半導体装置の製造方法では、溝底の除去は数本おきの溝25の 溝底を除去して外部電極端子2を形成するものである。この例では1本おきの溝 25の溝底を切断して除去したものである。このような手法を採用することによ って外部電極端子2の大きさやピッチを自由に選択できる利点がある。

[0169]

(実施形態8)

図39乃至図41は本発明の他の実施形態(実施形態8)であるノンリード型の半導体装置の製造方法に係わる図であり、図39は製造されたノンリード型の半導体装置の断面図、図40は半導体装置の平面配置を表す透視図、図41は半導体装置の底面図である。

[0170]

本実施形態 8 は半導体装置 1 の各辺に沿って最外周の列を含む相互に隣接した 3 列の区画部分 4 を外部電極端子 2 とした例であるが、外側から内側に向かう 4 列目の所定の区画部分 4 を外部電極端子 2 として使用する例である。即ち、これらで示すように A の部分が 3 列目の所定の区画部分 4 と 4 列目の所定の区画部分 4 を電気的に接続している。これは、例えば、実施形態 3 で用いる基板 2 0 において、 A の部分はエッチングせず隣接する区画部分 4 の部分を繋げた構造としておくことによって製造することができる。図では半導体素子 5 の下の一つの区画部分 4 と半導体素子 5 の下の一つの区画部分 4 を電気的に接続したが、半導体素子 5 の下の区画部分 4 をさらに電気的に接続することもでき、また、半導体素子 5 の外側の他の区画部分 4 も半導体素子 5 の下の区画部分 4 と電気的に接続することも可能である。

[0171]

本実施形態8によれば、半導体素子5の真下の区画部分4も外部電極端子2として使用することができる。この結果、実装に使用する配線基板における配線レイアウト設計の自由度が増す。

[0172]

(実施形態9)

図42及び図44は本発明の他の実施形態(実施形態9)であるノンリード型の半導体装置の製造方法に係わる図であり、図42は半導体装置の製造方法において用いる基板の模式的平面図、図43は図42のA-A線に沿う断面図、図44は図42のB-B線に沿う断面図である。

[0173]

本実施形態9においては、基板20形成時、溝25が縦横に交差する基板箇所

に貫通孔40を設けておくものである。このように溝25が交差する基板箇所に 貫通孔40を設けておくことによってダイシング部分が少なくなるため、切削時間を短くすることができ、区画部分(外部電極端子)形成時間の短縮も可能になる。また、ダイシングブレードによる切断交差部分の加工バリの発生もさらに起き難くなる。

[0174]

図43及び図44において隣接する区画部分4を連結する連結部分41もハッチングを施されて示されている。図42では連結部分41にハッチングが施されている。

[0175]

(実施形態10)

図45乃至図48は本発明の他の実施形態(実施形態10)であるノンリード型の半導体装置の製造方法に係わる図であり、図45は製造されたノンリード型の半導体装置の断面図、図46は半導体装置の平面配置を表す透視図、図47は半導体装置の底面図、図48は半導体装置の製造方法を示す一部の工程の断面図である。

[0176]

本実施形態10では、半導体素子5が固定される区画部分4を一体化して、半 導体素子5を支持する部分の機械的強度を向上させるとともに、半導体素子5か ら発生する熱を効果的に伝達して熱放散性を向上させるものである。

[0177]

この例は、例えば実施形態4で用いる基板20において、区画部分4をダイシング後も連結させておきたい部分間をエッチングせず隣接する区画部分4の部分を繋げた構造(連結部42)としておくことによって製造することができる。

[0178]

即ち、図48は本実施形態10による半導体装置の製造方法の一部の工程の断面図である。図48(a)~(c)に示すように、基板20用意(a)、半導体素子固定(b)、ワイヤボンディング(c)のみを図示する。図48(a)に示すように、区画部分4をダイシング後も連結させておきたい部分間をエッチング

せず隣接する区画部分4の部分を繋げた構造(連結部42)としてある。図47 には連結部42が半導体装置1の底面図として示してある。

[0179]

(実施形態11)

図49乃至図51は本発明の他の実施形態(実施形態11)である半導体装置の製造方法に係わる図であり、図49は半導体装置の断面図、図50は半導体装置の平面配置を表す透視図、図51は半導体装置の製造方法を示す一部の工程の断面図である。

[0180]

本実施形態11は、実施形態8と同様に半導体素子5の真下の区画部分4も外部電極端子2として使用する技術思想である。図51(a)~(d)に示すように、基板20用意(a)、区画部分4間を電気的に接続するためのワイヤボンディング(b)、半導体素子固定(c)、ワイヤボンディング(d)のみを図示する。

[0181]

本実施形態11では、図51(a)に示すように、両面に溝25を有する基板20を用意した後、基板20の半導体素子5を固定する面(主面)において、図51(b)に示すように、半導体素子5を固定する領域から外れた外部電極端子2となる領域と、半導体素子5が固定される所定の区画部分4を導電性のワイヤ43で電気的に接続する。

[0182]

つぎに、前記ワイヤ43の一部を挟むようにして絶縁性接着剤9(図49参照)で前記半導体素子5を基板20に固定する。この状態ではワイヤ43は見えないので、図49及び図50に示す。本実施形態11では、図50に示すように、半導体素子5から外れた区画部分4同士もワイヤ43で電気的に接続してそれぞれ外部電極端子2として使用できるようになっている。

[0183]

つぎに、図51 (d) に示すように、ワイヤボンディングを行い、その後は実施形態4と同様に順次加工を施して図49及び図50で示す半導体装置1を製造

する。

[0184]

本実施形態11においても、実施形態8と同様に半導体素子5の下にも外部電極端子2を形成することができる。この結果、実装基板の配線パターン等の設計の自由度も増す。

[0185]

(実施形態12)

図52は本発明の他の実施形態(実施形態12)である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図、図53は半導体装置の製造方法を示す一部の工程の断面図である。図53(a)~(c)では、基板20用意(a)、半導体素子固定(b)、ワイヤボンディング(c)のみを図示する。

[0186]

本実施形態12は両面に溝25が設けられた基板20において、図53(a)に示すように、半導体素子5を固定する前に半導体素子5を固定する領域の溝25を充填材44で埋め込み、その後図53(b)に示すように、所定箇所にそれぞれ半導体素子5を固定し、ついで図53(c)に示すように半導体素子5の電極と区画部分4をワイヤ7で接続する。その後は実施形態11の製造方法に従って順次加工を行い、図52に示すような半導体装置1を製造する。

[0187]

本実施形態12によれば、半導体素子5が固定される領域に位置する溝25部分を充填材44で埋めることで、ダイシングなどによる外部電極端子2(区画部分4)の形成時にも必ず半導体素子5の裏面が必ず隠れることから、溝25を伝わる水分の浸入を防止でき、半導体装置の信頼性を高めることができる。なお、領域の溝25の埋め込み材として、充填材44と接着剤9を併用しても良い。

[0188]

(実施形態13)

図54は本発明の他の実施形態(実施形態13)である半導体装置の製造方法 によって製造されたノンリード型の半導体装置の平面配置を表す透視図である。

[0189]

本実施形態13は、直交して縦横に設けられる溝25に半導体素子5の辺が交差するようにして基板20に半導体素子5を固定して製造した半導体装置1である。このようにすることによって、さらに外部電極端子2として使用できる区画部分4を得ることができる。

[0190]

(実施形態14)

図55は本発明の他の実施形態(実施形態14)である半導体装置の製造方法を示す各工程の断面図である。本実施形態14は樹脂層3aをトランスファモールド法以外の方法で形成する例であり、例えば、ディスペンサで形成する例である。

[0191]

基板20は特に限定はされないが、両面に溝25を有する基板20を使用して 半導体装置を製造する例について説明する。図55(a)に示すように、両面に それぞれが対応しかつ格子縞状に溝25が設けられた基板20を用意した後、基 板20の一面に、前記実施形態4と同様に半導体素子5を固定する(図55(b) 参照)。

[0192]

つぎに、図55(c)に示すように半導体素子5の電極と、半導体素子5から 外れた所定の区画部分4を導電性のワイヤ7で接続する。

[0193]

つぎに、図55(d)に示すように、ディスペンサのノズル45からエポキシ 樹脂等の絶縁性樹脂液46を基板20の上から所定量流し込み、半導体素子5及 びワイヤ7を被わせる。樹脂で確実に半導体素子5及びワイヤ7を被い、かつ基 板20の端から流出しないような手段を講ずる必要がある。即ち、樹脂の粘度を 選択するとともに、図示はしないが、例えば基板20から樹脂が外側に流出しな いように、基板20の周面に所定高さのストッパを配置してダムとさせる。図で は1本のノズル45しか示していないが、実際には多数のノズルを有するディス ペンサによって樹脂供給を行う。

[0194]

つぎに、絶縁性樹脂液 4 6 を所定の条件でベークして、図55 (e)に示すように、半導体素子5及びワイヤ7を被う樹脂層 3 a を形成する。樹脂層 3 a は半導体素子5やワイヤ7が存在することから、表面は凹凸があるが、半導体素子5やワイヤ7は隙間なく樹脂に被われる。表面に凹凸を作らないために、ディスペンサで絶縁性樹脂液 4 6 を供給した後、スキージ等の治具を用い平面に加工しても良い。また、絶縁性樹脂液 4 6 として U V 硬化樹脂(紫外線硬治型樹脂)を使用しても良い。

[0195]

つぎに、図55(e)に示すように、基板20の裏面に図示しない外装メッキ膜13(図では符号のみ記載)を形成する。

[0196]

つぎに、図55(f)に示すように、樹脂層3aに支持部材としてのテープ21を貼りつけ、その後、基板20を上面となるようにして2種類のダイシングブレードで基板20を縦横に切断する。即ち、溝25よりも幅が狭い(薄い)ダイシングブレード22bでは溝25の溝底を切断して独立した区画部分4を形成し、溝25の溝幅と略同じ厚さのダイシングブレード22で単位基板領域間を切断する(個片化)。この単位基板領域間の切断も溝25の部分となる。また、樹脂層3aの切断によって樹脂封止体3が形成される。

[0197]

つぎに、図55(g)に示すように、テープ21を樹脂封止体3から剥離除去させることによってノンリード型の半導体装置1が複数製造される。

[0198]

本実施形態14は実施形態3の効果の一部の効果を有する。樹脂供給はディスペンサ以外のものでもよい。

[0199]

(実施形態15)

図56乃至図63は本発明の他の実施形態(実施形態15)である半導体装置の製造方法に係わる図である。本実施形態15は基板の一面に半導体素子を固定

するとともに、半導体素子の電極と基板の所定箇所を導電性のワイヤで接続し、 半導体素子等を被うように片面モールドを行い、その後基板を切断して外部電極 端子を形成するとともに、不要な基板を除去する点では、前記各実施形態と同様 である。

[0200]

しかし、本実施形態15では、半導体装置を製造する際使用する基板は、半導体素子を固定する矩形のタブと、このタブの所定の辺から相互に平行に延在し隣接する前記タブから延在するリードまたは基板枠に繋がる複数のリードとで単位基板部分を構成する点で異なる。また、前記リードはその途中にワイヤ接続領域を二箇所以上有する構成になっている。

[0201]

つぎに、半導体装置の製造方法について図60を参照しながら説明する。図60(a)に示すように、基板20を用意する。基板20は図61に示すようなパターンになっている。この基板20の材質、厚さ等は前記各実施形態と略同様である。また、パターンは基板20を選択的にエッチングまたは打ち抜き加工することによって製造されている。

[0202]

基板20は、矩形(長方形)の基板枠50と、この基板枠50内に縦横に整列配置される単位基板部分とで構成されている。単位基板部分を含む矩形の領域を単位基板領域と呼称する。単位基板部分は、半導体素子5を固定する矩形のタブ51と、このタブ51の所定の辺から相互に平行に延在し隣接する前記タブ51から延在するリード52または基板枠50に繋がる複数のリード52からなっている。従って、いずれのリード52も基板枠50に平行になっている。また、基板20の主面の少なくとも半導体素子やワイヤが接続される部分にはメッキ膜11が形成されている(図59参照)。

[0203]

図61に示す基板20は、特に限定はされないが、3行7列で合計21個の単位基板部分が整列配置され、1枚の基板20から21個の半導体装置1を製造できるようになっている。なお、図61は既に半導体素子5が固定され、半導体素

子5の電極6とリード52の所定の箇所(ワイヤボンディング箇所)がワイヤ7 で接続されているものを示してある。

[0204]

つぎに、図60(b)及び図61に示すように、基板20の一面(主面)の各 タブ51上に接着剤9を介して半導体素子5を固定する(図59参照)。接着剤 9は絶縁性接着剤でも導電性接着剤でもよい。本実施形態1では、タブ51は半 導体素子5よりも大きい例で説明する。

[0205]

つぎに、図60(c)及び図61に示すように半導体素子5の電極と、リード52の所定のワイヤボンディング箇所を導電性のワイヤ7で接続する(図56及び図57参照)。本実施形態1では、ワイヤを固定する領域はリード52の長さ方向に沿って2箇所設けられている。その2箇所が分かるように、図61には破線を入れてある。

[0206]

つぎに、図60(d)に示すように、トランスファモールドによって半導体素子5及びワイヤ7を絶縁性の樹脂(樹脂層3a)で被い封止を行う。このトランスファモールド時、真空吸引用のノズル53で基板20のタブ51部分をモールド金型の下型の面に密着させる。この状態を図63に示す。なお、図60(d)では、ノズル53は模式的に記載してある。

[0207]

図63に示すように、モールド金型54の下型55と上型56との間に基板20は型締めされる。基板20の基板枠50の内側の領域は上型56のパーティング面に設けられた矩形窪みからなるキャビティ57内に位置し、各半導体素子5やワイヤ7はキャビティ57内に位置する。トランスファモールドでは、図示しないゲートから樹脂が圧入され、キャビティ57内が樹脂で充満されるわけであるが、この際各タブ51の下面、即ち、タブ51の下型55に接触する面に樹脂が入り込むおそれがある。そこで、図62に模式的に示すように下型55に設けたノズル53を用いてタブ51を矢印で示すように真空吸引して、各タブ51を下型55の平坦なパーティング面に密着させて樹脂の浸入を防止する。

[0208]

これにより、タブ51及びリード52の下面に樹脂が付着しない状態で基板20の主面側には、キャビティ57の形状で規定された一定厚さの樹脂層3aが形成される(図60(d)参照)。

[0209]

つぎに、図60(e)に示すように、基板20の裏面に図示しない外装メッキ膜13(図では符号のみ記載,図59参照)を形成する。

[0210]

つぎに、図60(f)に示すように、樹脂層3aに支持部材としてのテープ2 1を貼りつけ、その後、基板20を上面となるようにしてダイシングブレードで 基板20を縦横に切断する。

[0211]

ダイシングブレード22による切断は、リード52に直交する方向に横切って 行われる。また、リード52のタブ51のつけ根部分、2箇所のワイヤボンディ ング箇所の境部分、単位基板部分(単位基板領域)と単位基板部分(単位基板領 域)の境の部分、単位基板部分(単位基板領域)と基板枠50との境で切断が行 われる。

[0212]

また、単位基板部分(単位基板領域)と単位基板部分(単位基板領域)の境の 切断及び単位基板部分(単位基板領域)と基板枠50との境での切断では、同時 に樹脂層3aも切断される。樹脂層3aの切断によって半導体装置1が製造され 、半導体素子5やワイヤ7を被う樹脂層3aは樹脂封止体3となる。樹脂層3a の切断ではテープ21を完全に切断しないようにする。これは切断がXY方向の 2方向の切断であることから、一方向の切断の後も各部はテープ21に保持され ていることが望ましいことによる。

[0213]

つぎに、図60(g)に示すように、テープ21を樹脂封止体3から剥離除去させることによってノンリード型の半導体装置1が複数製造される。図56万至図59は、このようにして製造された半導体装置1に係わる図である。図56は

製造されたノンリード型の半導体装置の断面図、図57は半導体装置の樹脂封止 を除き樹脂封止の外形輪郭線を表示した状態の平面図、図58は半導体装置の底 面図、図59は半導体装置の一部の拡大断面図である。

[0214]

半導体装置1は、その実装面側は、図58に示すように、中央に四角のタブ51が位置し、前記タブ51の各辺に沿って2列に外部電極端子2が整列配置する構造になる。

[0215]

本実施形態15による半導体装置1は、その実装において配線基板に外部電極端子2のみを固定するようにしてもよく、また、外部電極端子2及びタブ51を固定するようにしてもよい。

[0216]

本実施形態15はノンリード型の半導体装置1を製造する点で、前記各実施形態で有する効果の一部を同様に有している。

[0217]

また、本実施形態15では、外部電極端子2に形成されるリード52は両端が 支持される構造となり、片持梁構造とならないことから、モールド時、浮き上が ることもない。従って外部電極端子2の実装面に樹脂が付着することもない。

[0218]

また、本実施形態15ではリード52はワイヤボンディング箇所を2箇所としたが、さらに複数箇所としてもよい。即ち、ダイシングブレードによる更なる複数分割が可能であるならば1本のリード52からさらに多数の外部電極端子2を形成することができる。

[0219]

(実施形態16)

図64乃至図69は本発明の他の実施形態(実施形態16)である半導体装置の製造方法に係わる図である。本実施形態16では、実施形態15の単位基板部分はタブ51とリード52によって構成されていることから、矩形の単位基板領域の四隅は有効利用されていない。そこで、4隅も有効に利用するのが本実施形

態である。

[0220]

本実施形態16では、図68に示す基板20を使用する。単位基板領域が明瞭とするために、図69に部分的に拡大図を示してある。図68及び図69はチップボンディング及びワイヤボンディングが終了した状態の平面図である。

[0221]

本実施形態16では、基板20をパターニングする際、単位基板領域の4隅の領域に基板枠50やリード52に直接または補助片60を介して両端が連結されかつその長さ方向に複数のワイヤ接続領域を有するコーナリード61を複数形成したパターンとする。そして、コーナリード61のワイヤ接続領域にも半導体素子の電極に接続されるワイヤ7を接続し、リードの選択的除去時、コーナリード61の各ワイヤ接続領域間の分断、前記補助片60の除去を行うものである。図68には、指示箇所が不明瞭になることから、基板20及び基板枠50を除く符号は省略する。

[0222]

図68に示す基板20を用いて実施形態15と同様の工程で半導体装置1を製造する。リード52を切断する際、ダイシングブレードをそのまま直線的に進めることでコーナリード61の切断が行え外部電極端子2を形成できるとともに、補助片60はダイシングブレードの幅よりも狭い幅になり、かつダイシングブレードの進行方向に沿うため、ダイシングブレードによって切断除去される。

[0223]

この結果、図64万至図67に示すような半導体装置1が製造される。図64 は半導体装置の断面図、図65は半導体装置の平面配置を表す透視図、図66は 半導体装置の底面図、図67は半導体装置の一部の拡大断面図である。図65及 び図66に示すように、単位基板領域の4隅にも外部電極端子2が形成されることになる。

[0224]

本実施形態16では、外部電極端子2に形成されるリード52及びコーナリード61は両端が支持される構造となり、片持梁構造とならないことから、モール

ド時、浮き上がることもない。従って、外部電極端子2の実装面に樹脂が付着することもない。

[0225]

本実施形態16はノンリード型の半導体装置1を製造する点で、前記各実施形態で有する効果の一部を同様に有している。

[0226]

(実施形態 17)

図70万至図72は本発明の他の実施形態(実施形態17)である半導体装置の製造方法に係わる図であって、図70は半導体装置の断面図、図71は半導体装置の平面配置を表す透視図、図72は半導体装置の底面図である。

[0227]

本実施形態17は、図71に示すように、半導体素子5に対してタブ51が小さい小タブ構造の半導体装置の製造に適用した例である。小タブ構造は半導体素子5の大小に対して適用性が高く、基板20としては汎用性がある。

[0228]

(実施形態18)

図73乃至図75は本発明の他の実施形態(実施形態18)である半導体装置の製造方法に係わる図であって、図73は製造されたノンリード型の半導体装置の断面図、図74は半導体装置の平面配置を表す透視図、図75は半導体装置の底面図である。

[0229]

本実施形態18は、実施形態17と同様に小タブ構造の半導体装置の製造に適用した例である。本実施形態18では、外部電極端子2は樹脂封止体3の各辺に沿って3列に外部電極端子2が並ぶ構造になっている。

[0230]

本実施形態18では、さらに外部電極端子2を多くすることができる。

[0231]

(実施形態19)

図76乃至図78は本発明の他の実施形態(実施形態19)である半導体装置

の製造方法に係わる図であって、図76は製造されたノンリード型の半導体装置 の断面図、図77は半導体装置の平面配置を表す透視図、図78は半導体装置の 底面図である。

[0232]

本実施形態19は、半導体素子5が固定されないタブ面(裏面)を所定厚さエッチングして周囲のリード52よりも薄く形成し、トランスファモールドによる 樹脂層3aの形成時に半導体素子5が固定されないタブ面(裏面)側にも樹脂層3bを形成させた例である。

[0233]

本実施形態19の半導体装置1は、実装時、タブ51と配線基板との間に樹脂層3bが介在することから、タブ51を電気的に絶縁することができる。

[0234]

(実施形態20)

図79乃至図82は本発明の他の実施形態(実施形態20)である半導体装置の製造方法に係わる図であって、図79は半導体装置の模式的断面図、図80は半導体装置の平面配置を表す透視図、図81は半導体装置の底面図、図82は半導体装置の一部の拡大断面図である。

[0235]

本実施形態20は実施形態3の変形例3において、基板20の下面を研磨して 区画部分4を形成する方法において採用できる例である。即ち、この場合、基板 20のパターニング時、半導体素子5が固定される領域には溝25を設けないも のである。このようにすることによって、半導体素子5の接着面積が大きくなり 、接着強度が高くなるとともに、半導体素子5から発生する熱を第面積の区画部 分4から外部に迅速に放熱できる効果がある。

[0236]

なお、基板20の下面を研磨する代わりにエッチングして除去して区画部分4 を形成してもよい。

[0237]

(実施形態21)

図83は本発明の他の実施形態(実施形態21)である半導体装置の製造方法によって製造された半導体装置の模式的断面図である。

[0238]

本実施形態21は、実施形態15の例において、タブ51を一段高くし、トランスファモールド時にタブ51の裏面に樹脂層3bが形成されるようにした例である。本実施形態21ではリード52を4箇所で切断して1本のリード52から3個の外部電極端子2を形成している。

[0239]

本実施形態21の半導体装置1も、実装時、タブ51と配線基板との間に樹脂 層3bが介在することから、タブ51を電気的に絶縁することができる。

[0240]

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、 本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で 種々変更可能であることはいうまでもない。

[0241]

前記実施形態では、QFN型の半導体装置の製造に本発明を適用した例について説明したが、例えば、SON型半導体装置の製造に対しても本発明を同様に適用でき、同様の効果を有することができる。

[0242]

【発明の効果】

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。本発明は、ここに記載する全ての効果を達成する構成に限定する物ではなく、ここに記載する効果の一部を達成する構成も本発明の構成として含む物である。

[0243]

(1) 小型のノンリード型の半導体装置を提供することができる。

[0244]

(2)外部電極端子数を多くできるノンリード型の半導体装置を提供することができる。

[0245]

(3) 半導体装置の辺に沿って2列以上外部電極端子を配置することができる ノンリード型の半導体装置の製造方法を提供することができる。

[0246]

(4)外部電極端子の形状や寸法精度を高精度に形成することができるノンリード型の半導体装置の製造方法を提供することができる。

[0247]

(5) 実装の信頼性が高いノンリード型の半導体装置を提供することができる

【図面の簡単な説明】

【図1】

本発明の一実施形態(実施形態1)であるノンリード型の樹脂封止型半導体装置の模式的断面図である。

【図2】

前記半導体装置の樹脂封止体の一部を取り除きかつ除去部に封止用樹脂を薄く 残留させた状態の平面図である。

【図3】

前記半導体装置の平面配置を表す透視図である。

【図4】

前記半導体装置の底面図である。

【図5】

前記半導体装置の一部の拡大断面図である。

【図6】

前記ノンリード型の半導体装置の実装状態を示す断面図である。

【図7】

前記ノンリード型の半導体装置の製造方法を示す各工程の断面図である。

【図8】

前記ノンリード型半導体装置の製造において基板に半導体素子が固定されかつ ワイヤが取り付けられた状態を示す平面図である。 【図9】

本実施形態1の半導体装置の製造方法によって製造された3列端子によるノン リード型の半導体装置の模式的断面図である。

【図10】

前記3列端子構造の半導体装置の平面配置を表す透視図である。

【図11】

前記3列端子構造の半導体装置の一部の拡大断面図である。

【図12】

本実施形態1の半導体装置の製造方法の変形例による外部電極端子の形状を示す図である。

【図13】

本実施形態1の半導体装置の製造方法の他の変形例による外部電極端子の形状 を示す図である。

【図14】

本発明の他の実施形態(実施形態2)であるノンリード型の半導体装置の製造方法を示す各工程の断面図である。

【図15】

本実施形態2の半導体装置の製造において基板に半導体素子が固定されかつワイヤが取り付けられた状態を示す平面図である。

【図16】

本発明の他の実施形態(実施形態3)であるノンリード型の半導体装置の製造方法を示す各工程の断面図である。

【図17】

本実施形態3の変形例1によるノンリード型の半導体装置の製造におけるダイシング状態を示す断面図である。

【図18】

本実施形態3の変形例1によって製造された半導体装置の底面図である。

【図19】

本実施形態3の変形例1によって製造された半導体装置の一部の拡大断面図で

ある。

【図20】

本実施形態3の変形例2によって製造された半導体装置の断面図である。

【図21】

本実施形態3の変形例2によって製造された半導体装置の一部の拡大断面図である。

【図22】

本実施形態3の変形例3による半導体装置の製造において研磨によって外部電極端子を形成する状態を示す模式的断面図である。

【図23】

本実施形態3の変形例3における基板表面を研磨する状態を示す模式的平面図である。

【図24】

本実施形態3の変形例4における外部電極端子の形状を示す図である。

【図25】

本実施形態3の変形例5における外部電極端子の形状を示す図である。

【図26】

本発明の他の実施形態(実施形態4)であるノンリード型の半導体装置の製造 方法を示す各工程の断面図である。

【図27】

本実施形態4の変形例1による半導体装置の製造におけるダイシング状態を示す断面図である。

【図28】

本実施形態4の変形例1によって製造された半導体装置の断面図である。

【図29】

本実施形態4の変形例1によって製造された半導体装置の一部の拡大断面図で ある。

【図30】

本実施形態4の変形例2による半導体装置の製造方法の一部の工程の断面図で

ある。

【図31】

本発明の他の実施形態(実施形態5)である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図である。

【図32】

本実施形態5の半導体装置の底面図である。

【図33】

本発明の他の実施形態(実施形態6)である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図である。

【図34】

本実施形態6の半導体装置の底面図である。

【図35】

本発明の他の実施形態(実施形態7)である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図である。

【図36】

本実施形態7の半導体装置の平面配置を表す透視図である。

【図37】

本実施形態7の半導体装置の底面図である。

[図38]

本実施形態7の半導体装置の一部の拡大断面図である。

【図39】

本発明の他の実施形態(実施形態8)である半導体装置の製造方法によって製造されたノンリード型の半導体装置の断面図である。

【図40】

本実施形態8の半導体装置の平面配置を表す透視図である。

【図41】

本実施形態8の半導体装置の底面図である。

【図42】

本発明の他の実施形態(実施形態9)である半導体装置の製造方法において用

いる基板の模式的平面図である。

【図43】

図42のA-A線に沿う断面図である。

【図44】

図42のB-B線に沿う断面図である。

【図45】

本発明の他の実施形態(実施形態10)である半導体装置の製造方法によって 製造されたノンリード型の半導体装置の断面図である。

【図46】

本実施形態10の半導体装置の平面配置を表す透視図である。

【図47】

本実施形態10の半導体装置の底面図である。

【図48】

本実施形態10による半導体装置の製造方法を示す一部の工程の断面図である

【図49】

本発明の他の実施形態 (実施形態 1 1) である半導体装置の製造方法によって 製造されたノンリード型の半導体装置の断面図である。

【図50】

本実施形態11の半導体装置の平面配置を表す透視図である。

【図51】

本実施形態11による半導体装置の製造方法を示す一部の工程の断面図である

【図52】

本発明の他の実施形態(実施形態12)である半導体装置の製造方法によって 製造されたノンリード型の半導体装置の断面図である。

【図53】

本実施形態12による半導体装置の製造方法を示す一部の工程の断面図である

【図54】

本発明の他の実施形態(実施形態13)である半導体装置の製造方法によって 製造されたノンリード型の半導体装置の平面配置を表す透視図である。

【図55】

本発明の他の実施形態(実施形態14)である半導体装置の製造方法を示す各工程の断面図である。

【図56】

本発明の他の実施形態(実施形態15)である半導体装置の製造方法によって 製造されたノンリード型の半導体装置の断面図である。

【図57】

本実施形態 1 5 の半導体装置の樹脂封止体を除き樹脂封止体の外形輪郭線を表示した状態の平面図である。

【図58】

本実施形態15の半導体装置の底面図である。

【図59】

本実施形態15の半導体装置の一部の拡大断面図である。

【図60】

本実施形態15による半導体装置の製造方法を示す各工程の断面図である。

【図61】

本実施形態15による半導体装置の製造方法において用いるリードフレームと 、固定された半導体チップ等を示す模式的平面図である。

【図62】

本実施形態 1 5 による半導体装置の製造方法におけるトランスファモールド時のリードフレームを真空吸引するバキュームパッドの配置状態を示す模式図である。

【図63】

本実施形態15による半導体装置の製造方法におけるトランスファモールド時 のリードフレームの真空吸引状態を示す模式的断面図である。

【図64】

本発明の他の実施形態(実施形態16)である半導体装置の製造方法によって 製造されたノンリード型の半導体装置の断面図である。

【図65】

本実施形態16の半導体装置の平面配置を表す透視図である。

【図66】

本実施形態16の半導体装置の底面図である。

【図67】

本実施形態16の半導体装置の一部の拡大断面図である。

【図68】

本実施形態16による半導体装置の製造方法において用いるリードフレームと 、固定された半導体チップ等を示す模式的平面図である。

【図69】

本実施形態16において用いるリードフレームの一部を示す拡大平面図である

【図70】

本発明の他の実施形態(実施形態17)である半導体装置の製造方法によって 製造されたノンリード型の半導体装置の断面図である。

【図71】

本実施形態17の半導体装置の平面配置を表す透視図である。

【図72】

本実施形態16の半導体装置の底面図である。

【図73】

本発明の他の実施形態(実施形態18)である半導体装置の製造方法によって 製造されたノンリード型の半導体装置の断面図である。

【図74】

本実施形態18の半導体装置の平面配置を表す透視図である。

【図75】

本実施形態18の半導体装置の底面図である。

【図76】

本発明の他の実施形態(実施形態19)である半導体装置の製造方法によって 製造されたノンリード型の半導体装置の断面図である。

【図77】

本実施形態19の半導体装置の平面配置を表す透視図である。

【図78】

本実施形態19の半導体装置の底面図である。

【図79】

本発明の他の実施形態(実施形態20)であるノンリード型の半導体装置の模式的断面図である。

[図80]

本実施形態20の半導体装置の平面配置を表す透視図である。

【図81】

本実施形態20の半導体装置の底面図である。

【図82】

本実施形態20の半導体装置の一部の拡大断面図である。

【図83】

本発明の他の実施形態(実施形態21)であるノンリード型の半導体装置の模式的断面図である。


【符号の説明】

1…半導体装置、2…外部電極端子、3…樹脂封止体、3 a, 3 b…樹脂層、4…区画部分(区画領域)、5…半導体素子、6…電極、7…ワイヤ、9…接着剤、10…内面、11…メッキ膜、12…実装面、13…外装メッキ膜、15…配線基板、16…配線、17…ランド、18…半田、20…基板、21…テープ、22, 22a, 22b, 22c…ダイシングブレード、25…溝、30…グラインダ、30a…回転軸、31…溝、32…窪み、33…充填材、40…貫通孔、41…連結部分、42…連結部、43…ワイヤ、44…充填材、45…ノズル、46…絶縁性樹脂液、50…基板枠、51…タブ、52…リード、53…ノズル、54…モールド金型、55…下型、56…上型、57…キャビティ、60…補助片、61…コーナリード。


【書類名】

図面


【図1】




【図2】




【図3】




[図4]



【図5】




【図6】




【図7】


(g)




[図8]




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】





【図15】





【図16】














【図17】




【図18】




【図19】




【図20】




【図21】



[図22]




【図23】




[図24]


(a) (b) 11 3 3 4(2)


【図25】





【図26】




















【図27】




【図28】




[図29]




[図30]




【図31】




【図32】




【図33】




[図34]




【図35】




【図36】




【図37】




【図38】




【図39】




【図40】




【図41】




【図42】




【図43】




【図44】




【図45】




【図46】




【図47】




【図48】




【図49】




【図50】




【図51】




【図52】




【図53】





【図54】





【図55】

















【図56】




【図57】




【図58】





【図59】




【図60】












【図61】




[図62]




【図63】




【図64】




【図65】




【図66】




【図67】




【図68】




【図69】




[図70]




【図71】




【図72】




【図73】




【図74】




【図75】




【図76】




【図77]




【図78】




【図79】




[図80]




【図81】



【図82】



[図83]



【書類名】

要約書

【要約】

【課題】 小型で電極端子数の多いノンリード型の半導体装置の提供。

【解決手段】 銅板のような導電性の平坦な基板(金属板)を用意する工程と、前記基板の主面の所定箇所にそれぞれ半導体素子を絶縁性の接着剤で固定する工程と、前記半導体素子の表面の各電極と前記半導体素子から外れた前記基板の所定区画部分を導電性のワイヤで電気的に接続する工程と、前記基板の主面の略全域に絶縁性の樹脂層を形成して前記半導体素子及び前記ワイヤを被う工程と、前記基板を基板の裏面側から選択的に除去して少なくとも一部が外部電極端子となる電気的に独立した区画部分を複数形成する工程と、前記樹脂層を選択的に除去して、前記半導体素子と前記半導体素子の周囲に位置する複数の区画領域を含む領域ごとに個片化する工程によってノンリード型の樹脂封止型半導体装置を製造する。

【選択図】

図 1

認定 · 付加情報

特許出願の番号

特願2001-142164

受付番号

50100685809

書類名

特許願

担当官

第五担当上席

0094

作成日

平成13年 5月14日

<認定情報・付加情報>

【提出日】

平成13年 5月11日

出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所

出願人履歴情報

識別番号

[000233583]

1. 変更年月日 1990年 9月 6日

[変更理由]

新規登録

住 所

山形県米沢市大字花沢字八木橋東3の3274

氏 名

日立米沢電子株式会社